基于A(yíng)RM的心電信號處理系統設計

　　USBD 12的D0～D7腳分別連接S3C44B0X的數據總線(xiàn)D0～D7，A0連接S3C44B0X的地址總線(xiàn)ADR0 ，A0是地址位，當A0=1時(shí)，選擇命令指令;A0=0，選擇數據。J8是USB從接口(slave)，可以通過(guò)USB電纜連接到PC的USB口。如圖3

　　圖3 USB接口電路

　　3 FLASH ROM電路設計

　　在心電信號處理系統中，S3C44B0X是硬件部分的中央處理器，而實(shí)時(shí)操作系統μC/OS-II是硬件資源的調度中心，在每次系統初始化之后，由S3C44B0X將其復制到SDRAM中后，再進(jìn)行應用程序的執行。如圖4所示的事SST公司生產(chǎn)的容量為1M×16bit的多用途FLASH存儲器SST39VF160。

　　圖4 ARM與FLASH接口電路

　　當S3C44B0X復位時(shí)，它立即從0x00000000地址處開(kāi)始取指令執行。因此，系統啟動(dòng)代碼放在了地址0x00000000處，并把定位在0x00000000處的存儲器稱(chēng)為BOOT ROM，在ARM系統中，通常都采用能夠快速讀取并方便重新寫(xiě)入的Flash ROM作為BOOT ROM。處理器對Flash ROM的接口不需要任何軟件上的設置。

　　4 片外主存SDRAM的接口電路設計

　　在實(shí)時(shí)操作系統 μC/OS-II中，每個(gè)任務(wù)都有獨立的堆棧，并且是由連續的內存空間組成。在心電信號的傳輸過(guò)程中，還需要一個(gè)緩沖區進(jìn)行數據的存儲，包括系統軟件運行所需要的堆棧等。這些都需要系統的主存來(lái)分配空間。

　　S3C44B0X內部只有8KB的緩存，沒(méi)有能用來(lái)運行程序和存放臨時(shí)數據的RAM，所以必須外接SDRAM作為片外主存。S3C44B0X與SDRAM如圖5所示。

　　圖5 S3C44B0X與SDRAM的連接圖