基于FPGA的高精度數字電源設計

5 高精度PWM脈沖的生成

FPGA實(shí)現PWM部分設計框圖如圖5所示。

　　PWM的生成主要由脈寬寄存器、緩沖寄存器、周期寄存器、死區寄存器、死區發(fā)生器、數值比較器、控制邏輯等部分組成。脈寬寄存器,決定各路PWM信號的脈寬;緩沖寄存器,實(shí)現對脈寬數據的緩沖;周期寄存器,決定PWM的斬波周期;死區寄存器,決定H橋臂的死區時(shí)間。脈寬寄存器在每個(gè)開(kāi)關(guān)周期更新一次,其輸出數據經(jīng)緩沖后與基準計數器進(jìn)行數值比較,得到各路PWM信號。再經(jīng)死區電路處理,最后產(chǎn)生4路PWM驅動(dòng)信號,驅動(dòng)相應的功率器件。

　　基準計數器,用來(lái)產(chǎn)生類(lèi)似模擬電路中的三角波基準,是一個(gè)最小計算值為0,最大計算值為周期寄存器中保存的數值、計數方向交替變換的可逆計數器?；鶞视嫈祮卧谧畲笥嫈抵禃r(shí)產(chǎn)生一個(gè)同步信號SYN,當其有效時(shí)將4個(gè)脈沖寬度的數據存入各自的緩沖寄存器,實(shí)現雙緩沖,使各個(gè)脈沖寬度寄存器在SYN無(wú)效時(shí)可依次更新而不影響最終的功率器件導通。

6 結束語(yǔ)

　　本文以FPGA芯片EP1C20為核心,敘述了實(shí)現數字化電源控制調節器的一種方法,根據現場(chǎng)工藝要求在FPGA中可靈活配置控制方案而無(wú)需重新配置硬件,外圍電路(如ADC、DAC等)選用高精度、低溫漂的器件,從而實(shí)現高精度的數字化電源,這是模擬系統所不及的。同時(shí),由于控制調節的核心采用了數字化電路,系統自身的抗干擾能力明顯優(yōu)于模擬系統。

　　目前,在很多應用領(lǐng)域中,需要數十臺甚至更多電源同時(shí)協(xié)調工作,即適應網(wǎng)絡(luò )化電源應用,而上述方案的數字化電源,通過(guò)Nios軟核CPU的強大通訊功能,可以很方便的實(shí)現批量電源的網(wǎng)絡(luò )化管理。