一種提高系統響應速度的SoC系統架構

引言

　　隨著(zhù)微電子技術(shù)的飛速發(fā)展，集成電路規模按照摩爾定律飛速提高，片上系統（System ON Chip，SoC）技術(shù)成為超大規模集成電路的發(fā)展趨勢。SoC芯片性能的不斷提高、各模塊間的數據交換成為提高微處理器系統運行速度的瓶頸。DMA（Direct Memory Access，直接存儲器存?。┦且环N快速傳送數據的機制。DMA控制器能夠有效替代微處理器的加載／存儲指令，顯著(zhù)提高系統的并行能力。DMA是在存儲器與輸入／輸出設備間直接傳送數據，是一種完全由硬件完成輸入／輸出操作的方式。數據傳遞可以從外設到內存，從內存到外設。但DMA控制器的引入也引進(jìn)了影響系統響應速度的因素。本文講述以包含單個(gè)AHB master接口的DMA控制器為基礎的SoC系統架構藍本，分析存在的不足之處，并引入一種以新型DMA控制器為基礎的SoC系統架構的設計，解決提出的問(wèn)題。

　　1 對異步事件響應速度

　　系統實(shí)時(shí)性是指能在限定時(shí)間內完成任務(wù)，并對外部異步事件作出及時(shí)響應。限定時(shí)間根據應用的要求不同而變化。實(shí)時(shí)系統的實(shí)時(shí)性與使用的軟硬件平臺有關(guān)。嵌入式系統的中斷服務(wù)響應時(shí)間是指從某一個(gè)中斷源發(fā)出中斷服務(wù)請求，到處理器響應這個(gè)中斷源的中斷服務(wù)請求，并開(kāi)始執行這個(gè)中斷源的中斷服務(wù)程序所用的這一段時(shí)間。嵌入式操作系統中的進(jìn)程調度是靠中斷實(shí)現的，處理器對系統中或系統外發(fā)生的異步事件的響應速度是決定系統響應速度的關(guān)鍵因素。中斷響應時(shí)間是一個(gè)非常重要的指標。特別是在實(shí)時(shí)計算機系統中，中斷響應時(shí)間是整個(gè)計算機系統的一個(gè)關(guān)鍵性指標。影響中斷服務(wù)響應的因素有很多，如中斷源本身相對于其他中斷源的優(yōu)先級設置。在內核不適合或不可能使用中斷技術(shù)期間，不能進(jìn)行中斷響應。因此這段時(shí)間也相當于一段中斷響應延時(shí)，DMA操作就是其中一個(gè)因素。因為DMA傳輸也相當于一種中斷，只不過(guò)它向處理器申請的是總線(xiàn)控制權，而不是處理器本身。在DMA傳輸期間，由于處理器要把總線(xiàn)控制權讓給DMA而失去總線(xiàn)控制權，盡管處理器可以做些不使用總線(xiàn)的工作，但肯定不會(huì )馬上響應來(lái)自總線(xiàn)的外部中斷請求，因此會(huì )造成較大的中斷延時(shí)。

　　2 包含DMA的SoC系統架構

　　2．1 DMA結構介紹

　　一般而言，DMA控制器的功能與結構是由系統結構決定的。但是作為IP而言，DMA控制器又要有其一般性。DMA是指外部設備直接對計算機存儲器進(jìn)行讀寫(xiě)操作的I／O方式。這種方式下數據的讀寫(xiě)無(wú)需處理器執行指令，也不經(jīng)過(guò)處理器內部寄存器，而是利用系統的數據總線(xiàn)，由外設直接對存儲器寫(xiě)入或讀出，從而達到極高的傳輸效率。DMA技術(shù)的重要性在于，利用它進(jìn)行數據存取時(shí)不需要處理器進(jìn)行干預，可提高系統執行應用程序的效率。利用DMA傳送數據的另一個(gè)好處是數據直接在源地址和目的地址之間傳送，不需要中間媒介。在大部分基于A(yíng)MBA總線(xiàn)的SoC：系統中，當需要進(jìn)行DMA操作時(shí)，DMA控制器先向處理器發(fā)出占用總線(xiàn)的請求，當總線(xiàn)請求成功后，處理器將總線(xiàn)使用權交給DMA控制器，可以進(jìn)行數據傳輸，當此次DMA傳輸完成后DMA控制器釋放總線(xiàn)控制權。

　　AMBA是ARM公司提出的用于微處理器片上通信的先進(jìn)的總線(xiàn)結構。一種典型的AMBA總線(xiàn)由AHB和APB總線(xiàn)分段構成?？偩€(xiàn)上的設備可以分為能夠主動(dòng)讀寫(xiě)的主設備（maSTer）與只能接收來(lái)自master請求的從設備（slave）。針對DMA控制器的研究引出了新的SoC架構，如使用分布式Fly-by DMA結構，為數據吞吐量大的模塊預設專(zhuān)用通道等。從功耗的角度看，當系統中存在較多master模塊時(shí)，總線(xiàn)仲裁器的負擔加重，而仲裁器正是AMBA總線(xiàn)功耗的主要來(lái)源。

　　2．2 包含AHB主從接口DMA控制器的SoC系統架構

　　為了緩解在同一系統中需要同時(shí)實(shí)現大批量的數據傳輸，提出如圖1所示的基于A(yíng)MBA總線(xiàn)的SoC系統架構。從圖中可以看出，系統處理器的數據接口與指令接口都是作為AHB的master掛接在A(yíng)HB總線(xiàn)上。主存通過(guò)slave接口掛接在A(yíng)HB總線(xiàn)上，而DMA控制器同時(shí)包含master與slave接口，掛接在A(yíng)HB總線(xiàn)上。slave接口用來(lái)對DMA控制器內部寄存器進(jìn)行配置，master用來(lái)向AHB申請AHB總線(xiàn)控制權，并進(jìn)行DMA傳輸。

　　在圖1中Memory是通過(guò)AHB的slave接口掛在A(yíng)HB總線(xiàn)上。DMA控制器包含的2個(gè)接口，slave接口完成DMA內部寄存器的配置后，master接口可申請AHB總線(xiàn)使用權，當獲得許可后，開(kāi)始占用AHB總線(xiàn)，實(shí)現DMA數據傳輸。如此使處理器從外設間的大批量數據傳輸解放出來(lái)，直接由DMA來(lái)完成，提高了數據傳輸放率。但也因此而產(chǎn)生了一個(gè)問(wèn)題：當DMA占用AHB總線(xiàn)時(shí)處理器不能通過(guò)AHB接口去實(shí)現取指及讀寫(xiě)數據。雖然在現在大部分處理器內部或外部配備了容量較大的高速緩存（Cache），當DMA控制器占用內存時(shí)，處理器仍可利用Cache中的程序和數據繼續運行；但Cache是利用程序的局部性原理，當處理器執行的操作有良好的局部性時(shí)，在DMA占用AHB總線(xiàn)期間可以利用Cache里的指令和數據繼續運行，但若此時(shí)有設備產(chǎn)生中斷，此時(shí)處理器的PC指針就會(huì )產(chǎn)生跳轉，從而會(huì )產(chǎn)生Cache不能命中的情況。而AHB總線(xiàn)又被DMA控制器占據，處理器不能對外取指，而且Cache的容量因成本問(wèn)題不可能太大，從而影響處理器的效率。