<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于DSP的嵌入式通用主動(dòng)視覺(jué)系統

基于DSP的嵌入式通用主動(dòng)視覺(jué)系統

作者: 時(shí)間:2013-05-16 來(lái)源:網(wǎng)絡(luò ) 收藏

3.2 I2C總線(xiàn)實(shí)現
SAA7111不支持即插即用功能,需要通過(guò)I2C總線(xiàn)對其進(jìn)行初始化。由于C6711沒(méi)有I2C接口模塊,需要采用通用I/O接口和軟件來(lái)模擬實(shí)現。C6711沒(méi)有專(zhuān)門(mén)的通用I/O接口,需要通過(guò)配置多通道緩沖串行口(McBsp)使其成為通用I/O接口。C6711具有2個(gè)McBs接口,可將其中的一個(gè)配置成通用IO接口。C6711的時(shí)鐘頻率比I2C總線(xiàn)的頻率要求高,在設計時(shí)需要注意I2C總線(xiàn)的時(shí)序要求,尤其是對數據保持時(shí)間的要求。
3.3 C6711與AL422接口實(shí)現
設計中需要考慮的主要問(wèn)題之一是圖像幀緩沖結構的設計。采用先進(jìn)先出存儲器(FIFO)只占用單頁(yè)地址映射空間,可以節省大量地址空間。而且如果將幀存儲體映射到地址空間的高段,會(huì )使其對DSP的影響降低到最小,因此系統采用了基于FIFO的圖像幀緩沖結構。
AL422是專(zhuān)門(mén)用在視頻領(lǐng)域的大容量視頻幀存儲器,設計中需要考慮的主要問(wèn)題是接口邏輯的實(shí)現。雖然AL422的讀寫(xiě)與WCK、RCK同步,但是與普通的同步FIFO不同的是其必須保證WCK、RCK至少1 MHz的獨立時(shí)鐘,并且在進(jìn)行不規律讀寫(xiě)時(shí)只能由WEN或BEN進(jìn)行控制。C6711采用100MHz的外部時(shí)鐘,需要通過(guò)降頻合成AL422的RCK。由于C6711輸出的外部時(shí)鐘頻率為100 MHz,而AL422B的最高RCK為50 MHz,因此采用將C6711輸出的外部時(shí)鐘二分頻作為AL422的RCK。AL422的REN、OEN可以采用DSK板上的DB_AREN、DB_OEN、DB_CE2信號通過(guò)組合邏輯實(shí)現。而RRSTN可采用DSK的一個(gè)通用I/O接口實(shí)現。DSK的外部時(shí)鐘頻率為IOOMHz,因此在設計時(shí)應該考慮邏輯器件本身的時(shí)延并采用同步設計方式。系統采用EPM7032實(shí)現上述FIFO接口邏輯,并將FIFO的輸出數據與C6711DSK擴展接口的數據總線(xiàn)相連,將CE2存儲空間分配給FIFO,從而最終實(shí)現了C6711與FIFO之間的接口。
3.4 F2812與C6711接口實(shí)現
由于TMS320C6711和TMS320F2812都支持McBsp接口并且相互兼容,所以系統采用McBsp接口實(shí)現兩者之間的通訊。McBSP是多通道緩沖串行口的簡(jiǎn)稱(chēng),能夠同步發(fā)送和接收8/16/32位串行數據。接收和傳送均采用獨立的時(shí)鐘和幀信號,其來(lái)源、頻率、極性等均可由用戶(hù)進(jìn)行編程。McBSP包括數據流路徑和控制路徑,通過(guò)6根信號線(xiàn)連接到外部設備。數據信息通過(guò)傳輸引腳DX發(fā)送,接收引腳DR接收。時(shí)鐘和幀同步控制信息由發(fā)送時(shí)鐘、接收時(shí)鐘、發(fā)送幀同步和接收幀同步引腳來(lái)產(chǎn)生。McBSP提供了雙倍緩沖傳送和三倍緩沖的接收。接收數據到達引腳DR后,移入接收移位寄存器RSR1,當整個(gè)字信息被接收之后,又被復制到接收緩沖寄存器RBR,最終復制到數據接收寄存器DRR,由CPU讀取。而發(fā)送數據由CPU寫(xiě)入發(fā)送寄存器DXR,再復制到發(fā)送移位寄存器XSR。在幀同步信息發(fā)送后,發(fā)送器開(kāi)始將XSR的內容移位到DX引腳。
F2812具有一個(gè)McBSP模塊,而C6711自帶了兩個(gè)McBSP模塊,二者之間完全兼容的。由于第一組McBSP的信號被配置成為通用I/O接口用于I2C總線(xiàn)的擴展,故只能使用C6711的第二組McBSP實(shí)現與F2812之間的通訊。在硬件上采用雙機接收/發(fā)送端互連,即C6711的數據發(fā)送、時(shí)鐘發(fā)送、幀發(fā)送同步信號管腳連接到F2812對應的接收管腳;反之亦然。
通過(guò)對相關(guān)寄存器的配置來(lái)實(shí)現數據的接收和發(fā)送操作,具體流程如下:
1)設置相關(guān)引腳為MeBSP引腳。
2)復位接收器、發(fā)送器及采樣率發(fā)生器。
3)禁止數字回送、時(shí)鐘停止、多通道模式。
4)接收和發(fā)送幀:?jiǎn)蜗?,字長(cháng)32位,每幀2個(gè)碼字,使能幀同步忽略,無(wú)壓縮擴展,1位數據延遲,右對齊高位填0,產(chǎn)生中斷方式為檢測到幀同步脈沖,幀同步脈沖高有效,時(shí)鐘信號為上升沿觸發(fā)。
5)發(fā)送時(shí)鐘信號和幀同步信號來(lái)自?xún)炔坎蓸勇拾l(fā)生器,接收時(shí)鐘信號和幀同步信號來(lái)自外部相應的接收引腳。時(shí)鐘頻率為37.5MHz,幀頻率為1.25M,幀寬度為1個(gè)時(shí)鐘脈沖寬度。采樣率發(fā)生器時(shí)鐘來(lái)源于內部CPU。
6)使能接收中斷和發(fā)送中斷,使能接收器、發(fā)送器及采樣率發(fā)生器。
在相應的中斷子程序中,通過(guò)讀取和寫(xiě)入DXR1、DXR2、DRR1、DRR2寄存器實(shí)現F2812和C6711之間數據的讀寫(xiě)。


評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>