賽靈思發(fā)布Vivado設計套件2012.3將生產(chǎn)力提升數倍

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado 設計套件2012.3版本，首次為在多核處理器工作站上運行該工具的客戶(hù)提供全新的增強功能，大幅提升生產(chǎn)力，同時(shí)，還為加速設計實(shí)現提供了全新的參考設計。

　　賽靈思公司設計方法高級市場(chǎng)營(yíng)銷(xiāo)經(jīng)理Tom Feist指出：“賽靈思新一代設計環(huán)境的每一個(gè)新版本的推出，都致力于堅持不懈地從各個(gè)方面大幅提升客戶(hù)生產(chǎn)力。別忘了，隨著(zhù)賽靈思推出大批擁有200多萬(wàn)個(gè)邏輯單元的All Programmable 3D IC，縮短運行時(shí)間成為必然，而這只是領(lǐng)先一代的Vivado設計套件在幫助設計人員加速產(chǎn)品上市的眾多方面之一的”

　　自4月首發(fā)以來(lái)，Vivado設計套件不僅將復雜設計的速度提高4倍，加速了基于C和RTL的實(shí)現時(shí)間，同時(shí)性能也比ISE設計套件提高了1個(gè)速度等級，比同類(lèi)競爭器件則提高多達3個(gè)速度等級。由于采用了全新多線(xiàn)程布局布線(xiàn)技術(shù)，賽靈思新一代設計環(huán)境最新版本的推出具有里程碑性的意義，進(jìn)一步提高了多核工作站的生產(chǎn)力，能將基于雙核處理器的運行時(shí)間加速1.3倍，基于四核處理器的運行時(shí)間加速1.6倍。

　　All Programmable 7系列FPGA目標參考設計

　　Vivado設計套件2012.3版本的推出，擴展了賽靈思支持Kintex-7和Virtex-7  All ProgrammableFPGA的目標參考設計(TRD)組合，進(jìn)一步提高了設計人員的生產(chǎn)力。TRD提供了預驗證的性能優(yōu)化型基礎架構設計，設計人員可在此基礎上進(jìn)行修改和擴展以滿(mǎn)足他們的定制需求。

• Kintex-7 FPGA基礎目標參考設計通過(guò)全面集成的PCIe設計展示了Kintex-7 FPGA的功能，該設計采用性能優(yōu)化的DMA引擎和DDR3存儲控制器，能提供10 Gb/s的端到端性能。
• Kintex-7 FPGA連接功能目標參考設計每個(gè)方向的性能高達20 Gb/s，采用帶有Gen2 x8 PCIe端點(diǎn)的雙網(wǎng)絡(luò )接口卡(NIC)、多通道數據包DMA、用于緩沖的DDR3存儲器以及符合10G以太網(wǎng)MAC協(xié)議和10GBASE-R標準要求的物理層接口。
• Kintex-7 FPGA嵌入式目標參考設計提供了完整的處理器子系統，并配套提供GbE、DDR3存儲控制器、顯示控制器及其它標準處理器外設。
• Kintex-7 FPGA DSP 目標參考設計包含高速模擬接口，提供數字上/下變頻超頻功能，可運行在491.52 MHz的頻率上。

　　供貨情況

　　質(zhì)保期內的ISE 設計套件邏輯版本和嵌入式版本用戶(hù)可免費獲得Vivado設計套件設計版本;而ISE設計套件 DSP版本和系統版本用戶(hù)則可免費獲得帶有Vivado高層次綜合(Vivado HLS)功能的Vivado設計套件系統版本。