20nm和3D IC將是積極的產(chǎn)業(yè)

                                                
　　過(guò)去一年中，Mentor公司實(shí)現了10億美元的營(yíng)業(yè)額。并在20nm設計、3DIC、DFM(可制造設計)、DFT(可測試設計)、SoC驗證方面都有很大進(jìn)展。在北京的Mentor Forum期間，筆者就目前設計業(yè)的一些困惑，詢(xún)問(wèn)了Mentor的掌舵人。

　　問(wèn)：隨著(zhù)工藝的演進(jìn)，每家foundry(代工廠(chǎng))能支持的設計公司越來(lái)越少。例如65nm時(shí)，一家代工廠(chǎng)大概可以同時(shí)支持60～80個(gè)設計。40nm時(shí)40～50個(gè)，28nm時(shí)20～30個(gè)，20nm時(shí)可能12～16個(gè)，因為太復雜，代工廠(chǎng)沒(méi)有精力了。目前公開(kāi)說(shuō)在20nm要去建廠(chǎng)的廠(chǎng)商一共四家: Intel、IBM、三星、TSMC。那么，這對IC設計業(yè)會(huì )帶來(lái)哪些影響?

　　答：每一個(gè)新的工藝，都有一個(gè)慢慢被接受并提升的過(guò)程。到了28/20nm，Foundry在設備的投入確實(shí)相當的大。不過(guò)我們認為，隨著(zhù)這些資本投入逐漸變?yōu)楫a(chǎn)能后，我們相信會(huì )有更多的客戶(hù)會(huì )樂(lè )意進(jìn)入這些先進(jìn)的工藝，因為成本更加的低廉。除了上述的幾家，我們相信UMC(聯(lián)電)及SMIC(中芯國際)都會(huì )很快進(jìn)入20nm的行列。

　　另外，任何新的先進(jìn)半導體制程都是由大批量設計驅動(dòng)的，像FPGA、無(wú)線(xiàn)基帶芯片和圖形芯片等。由于工藝成熟，代工廠(chǎng)的資源可支持更多的客戶(hù)，使更多的公司開(kāi)始做先進(jìn)技術(shù)節點(diǎn)的設計。

　　28和20nm能夠提供獨特的差異化。由于代工廠(chǎng)的投資是前代的二三倍，因此接下來(lái)的兩年會(huì )有豐富的晶圓片出現。這些大容量、低成本的晶圓片將鼓勵更多企業(yè)設計芯片。此外，大批量將導致非常有吸引力的晶片成本，這將使IC設計公司有動(dòng)力開(kāi)發(fā)較低成本的28nm和20nm芯片。因此，20nm將是非常積極的產(chǎn)業(yè)。

　　問(wèn)：20nm時(shí)代的經(jīng)濟性如何?有人分析過(guò)^[注1]，從0.13微米往90nm走的時(shí)候，大概我們還從面積上獲得33.6%的降低，從90nm到65nm，還有20.6%，65到45有18%，45到32有10.1%，32到22nm時(shí)候，只有3.3%了。估計從22納米再往下走，成本下降的空間非常有限。摩爾定律還會(huì )繼續走下去嗎?

　　答：摩爾定律是一種“學(xué)習曲線(xiàn)”：每18個(gè)月芯片成本減少約50%，芯片內晶體管的數量每18個(gè)月翻番。我們認為這種“學(xué)習曲線(xiàn)”應能繼續。但20nm以后，晶體管的線(xiàn)性尺寸縮減或許將有減緩，不過(guò)卻可以通過(guò)其他的方式維持這一學(xué)習曲線(xiàn)的速率。例如FinFET以及3DIC，就是透過(guò)三維立體的晶體管形式，或者多芯片堆疊的方法，來(lái)滿(mǎn)足將來(lái)設計對復雜度以及成本的要求。這意味著(zhù)，，降低每個(gè)晶體管的成本仍將遵循“學(xué)習曲線(xiàn)”趨勢，正如它過(guò)去50年中的一樣。

　　問(wèn)：本土IC設計公司有能力做20nm、3D芯片的還較稀少，Mentor的EDA工具給中國本地帶來(lái)的意義是什么?這次大會(huì )想給本地企業(yè)傳遞哪些新理念?

　　答：Mentor是市場(chǎng)上為3DIC芯片設計提供關(guān)鍵軟件的EDA公司。Calibre™提供3DIC所需要的完整驗證方案。。此外，Mentor的Tessent™DFT工具能支持所有需測試的堆疊芯片(die)的需求，包括邏輯和存儲。Mentor的封裝設計軟件幫助設計師開(kāi)發(fā)3DIC設計的封裝和interposer?？梢哉f(shuō)，Mentor是3D設計工具的領(lǐng)導者。

　　在20nm方面，Mentor是第一個(gè)向市場(chǎng)推出20nm物理驗證工具，主要是Calibre系列。我們還把物理設計和驗證技術(shù)集成起來(lái)，針對20nm所需要的新技術(shù)，如double patterning(2次曝光^)[注2]，能夠在布局&布線(xiàn)的階段，就能夠預防并解決Double Patterning可能出現的問(wèn)題。此外，我們看到20nm技術(shù)有利于更復雜的邏輯設計，Mentor的硬件仿真器可以大幅度減少設計的驗證時(shí)間，能幫助客戶(hù)提早將產(chǎn)品推向市場(chǎng)。?？梢哉f(shuō)，Mentor在20nm領(lǐng)域已經(jīng)提供了完整的方案，領(lǐng)先其他對手。

　　注1：這段有關(guān)工藝與面積的數字來(lái)源于《電子產(chǎn)品世界》2012年第9期30頁(yè)。與Mentor公司所認知的數字不太一致。

　　注2：double patterning(兩次曝光)：20nm后需要兩次曝光或多次曝光。28nm到20nm時(shí)，設備不用做大的改變，但是設計手段要變。因為20nm后，設計間距太窄了，一次曝光會(huì )使光線(xiàn)無(wú)法穿過(guò)，或者穿過(guò)的光線(xiàn)大大失真。double patterning就像兩個(gè)人坐在一起，為了加大間距，中間可隔開(kāi)一個(gè)位置。因此，人們把一層金屬拆成兩個(gè)mask(掩膜)，這樣間距加大，光的不良效應就降低。方法是第一次曝光奇數行，第二次偶數行。