設計安全工業(yè)芯片系統的驗證方法

　　安全驅動(dòng)的例子

　　具有安全I/O的這一驅動(dòng)實(shí)例采用了Altera認證過(guò)的FPGA設計工具Quartus II軟件9.0 SP2，以及所建議的設計方法實(shí)現這一應用實(shí)例。此外，如圖5所示，這一應用使用了兩片FPGA，而沒(méi)有采用外部處理器和DSP。該應用被劃分成幾個(gè)Nios II軟核處理器內核。第一個(gè)Nios II軟核處理器提供通信堆棧支持，第二個(gè)處理系統控制，第三個(gè)Nios II處理器集成在電機控制模塊中。對電機控制算法進(jìn)行了劃分，其軟件部分運行在Nios II處理器上，針對這一應用而專(zhuān)門(mén)開(kāi)發(fā)的硬件模塊加速電機控制環(huán)的實(shí)現。外部安全控制器提供SIL3應用所需要的冗余功能?！　?/p>

 

　　這一解決方案在一片FPGA中結合了安全控制器和現場(chǎng)總線(xiàn)控制器，使用Altera的SOPC Builder系統集成工具，集成了Nios II軟核處理器、其他通信IP模塊，以及編碼器接口和存儲器接口。

　　芯片驅動(dòng)的安全性

　　對于FPGA中關(guān)鍵而又常用診斷任務(wù)的底層監視功能，這一實(shí)例使用了Altera的安全認證診斷IP模塊。這些診斷IP設計滿(mǎn)足IEC 61508規范要求，完成以下常用診斷功能：

• 循環(huán)冗余校驗(CRC)計算——用于很多系統中，特別適用于現場(chǎng)總線(xiàn)應用。
• 提取時(shí)鐘檢查——這一內核檢查是否有系統時(shí)鐘以及時(shí)鐘頻率。
• SEU檢查控制器——這一模塊采用了器件中的內置軟錯誤檢查硬件，監視軟錯誤導致的變化。

　　由于這些硬核IP是在FPGA邏輯區中實(shí)現的，因此，系統處理器不再承擔這些任務(wù)。在認證方法方面，Altera采用了IEC規范，分析了FPGA設計方法和相關(guān)要求。從這一分析中，Altera形成了工具流文檔。這一工具流的中心主題是對Altera開(kāi)發(fā)的FPGA V-Flow的描述，如圖6所示?！　?/p>

 

　　V-Flow及其相關(guān)文檔將Altera FPGA安全應用設計的所有步驟映射到IEC規范上，滿(mǎn)足其要求。此外，它解釋了哪些設計步驟采用哪些Altera工具。它涉及到IEC規范中的某些章節，以指導用戶(hù)依照合適的開(kāi)發(fā)步驟來(lái)開(kāi)發(fā)安全應用。

　　這包括了評估人員所需要的認證文檔和數據，以完全符合IEC 61508規范的格式提供，因此，評估人員很容易處理它們。以正確的格式提供這些文檔節省了安全工程大量的文檔工作。在所包括的可靠性報告中，Altera對Altera FPGA的可靠性統計信息進(jìn)行了大量的分析，包括所需的全部信息來(lái)計算FIT率。

　　通過(guò)重新使用符合預認證兩芯片方法的驅動(dòng)系統概念，按照經(jīng)過(guò)認證的設計方法、設計流程、工具和IP，通常能夠加速實(shí)現典型的應用開(kāi)發(fā)過(guò)程。由于能夠立即使用組件的可靠性數據，提供的格式很容易集成到安全認證的所有文檔中，因此，加速實(shí)現了認證過(guò)程。在安全設計和系統設計中，設計人員可以充分利用靈活的FPGA設計集成功能。由于安全已經(jīng)成為具體應用的關(guān)鍵需求之一，因此，它含在整個(gè)概念中，通過(guò)滿(mǎn)足成本和產(chǎn)品及時(shí)面市目標來(lái)實(shí)現它。