偏離摩爾定律晶片微縮腳步漸緩

　　半導體產(chǎn)業(yè)正在面臨一項挑戰，即每?jì)赡晡⒖s晶片特征尺寸的周期已然結束，我們正在跨入一個(gè)情勢高度不明的階段。業(yè)界目前面臨的幾項關(guān)鍵挑戰都顯示，晶片微縮的路程愈來(lái)愈艱困了。

　　1.晶圓代工廠(chǎng)量產(chǎn)32/28nm晶圓的周期延長(cháng)到了三年左右。2009年，45/40nm晶圓占代工廠(chǎng)營(yíng)收比重僅10%;而2012年第四季，32/28nm占代工廠(chǎng)營(yíng)收比重也是10%。

　　2.在32nm量產(chǎn)2年多以后，22nm的FinFET才宣布將邁入量產(chǎn)。FinFET是一項極具挑戰性的技術(shù)。英特爾在這方面的研究相當卓越，但仍需克服許多挑戰，才能支援新一代SoC所需的多閾值電壓和多VDD位準。

　　3.與28nm制程相比，下一代20nm平面CMOS將面臨更多的容差控制挑戰。這可能帶來(lái)重大影響──20nm的每閘極成本將高于28nm。

　　由于每閘極成本很可能會(huì )升高，因此，在邁向下一代制程時(shí)要做的工作實(shí)際上還有很多，這會(huì )再延長(cháng)設計完成的時(shí)間。另外，14nm世代的每閘極成本也可能比28nm來(lái)得高。

　　4.20nm以后的下一步是什么?半導體產(chǎn)業(yè)正致力于開(kāi)發(fā)14nmFinFET。他們確實(shí)能開(kāi)發(fā)出來(lái)，但在制造上會(huì )面臨更多挑戰，包括階梯覆蓋(stepcoverage)、FIN尺寸的控制、在多個(gè)層上使用雙重圖形(doublepatterning)，甚至需要使用四重圖形等。

　　此外，EUV技術(shù)顯然不會(huì )在2014~2015年就緒，所以業(yè)界仍得繼續使用193nm工具。而最近檢視28nm生產(chǎn)線(xiàn)的問(wèn)題也顯示，許多技術(shù)正在逼近極限。

　　另一個(gè)關(guān)鍵問(wèn)題是FinFET能否實(shí)現晶片上的多VDD位準和多閾值電壓。

　　業(yè)界要做的工作很多，必須開(kāi)發(fā)新的元件庫、IP必須過(guò)渡到FinFET架構、必須測試晶片的運作，還要確保能夠量產(chǎn)。在14nm世代，復雜的晶片將花費2億~5億美元的設計成本，即使是返工也必須花費2,000萬(wàn)~5,000萬(wàn)美元。更不用提設計失敗的成本了。

　　更重要的是，直到2016或2017年，看來(lái)都不會(huì )有英特爾以外的公司量產(chǎn)14nmFinFET。要達到量產(chǎn)階段，就必須確保能達到比前幾代技術(shù)更低的功耗，以及更更的每閘極成本。

　　而在14nm以后，還會(huì )面臨全新的挑戰(EUV、450mm、碳奈米管等)。半導體產(chǎn)業(yè)必須了解艱巨的挑戰會(huì )不斷迎面而來(lái)，而且朝更小特征尺寸轉移的時(shí)間也會(huì )不斷延長(cháng)。

　　這代表整個(gè)供應鏈，包括模具供應商、光罩廠(chǎng)商、代工廠(chǎng)、IC設計公司和電子產(chǎn)品制造商都必須進(jìn)行調整。

　　從硬體角度來(lái)看，蘋(píng)果(Apple)這次推出新一代iPad時(shí)所做的最主要調整，只有更高解析度的顯示器罷了。

　　對晶圓供應商來(lái)說(shuō)，若他們不做出相應調整，那么每月10,000片晶圓，高達10億美元的成本，是非常驚人的。