2012年EDA產(chǎn)業(yè)趨勢預測

　　幾個(gè)星期前，我邀請部份EDA、IP和半導體公司的資深專(zhuān)家們預測2012年的產(chǎn)業(yè)趨勢和技術(shù)走向。我一共收到了來(lái)自11家公司的24項預測，在此，我對所有參與此次預測的技術(shù)專(zhuān)家和公關(guān)人員致上謝意。這些回收的預測結果可大概分類(lèi)為：相關(guān)產(chǎn)業(yè)發(fā)展趨勢;工具;ESL;IP和實(shí)體工具等幾大項。

　　以下，筆者歸納整理了部份來(lái)自業(yè)界對于2012年的EDA產(chǎn)業(yè)趨勢預測：

　　‘DIY’的EDA流程將在2012年起飛

　　當Verific自2001年起開(kāi)始提供(System)Verilog和VHDL解析器(parsers)時(shí)，許多EDA公司也紛紛快速跟進(jìn)。許多半導體公司內部的CAD團隊和FPGA公司的客戶(hù)支援設計工具都起而仿效，特別是當他們意識到重用Verific的解析器，會(huì )比自行建構要來(lái)得更有效率時(shí)。在2012年，沒(méi)有內部EDA開(kāi)發(fā)的半導體和系統設計業(yè)者，也將能針對他們的環(huán)境建構獨特的EDA工具。隨著(zhù)最近陸續問(wèn)世的PerlAPI到SystemVerilog和VHDL前端等工具，設計人員不必具備C++等專(zhuān)有知識，便能使用符合IEEE標準的解析器。因此，2012年，建立自有的SystemVerilog設計工具將成為該產(chǎn)業(yè)的趨勢之一。

　　--MichielLigthart，VerificDesignAutomation營(yíng)運長(cháng)

　　Emulation在2012年成為通用的驗證工具代名詞

　　Emulation將在2012年成為通用驗證工具的代名詞。由于可提供更嚴格的除錯能力，而且其操作能比邏輯模擬器(logicsimulator)快上數個(gè)數量級的Emulation，已經(jīng)成為驗證工具流程的一部份。Emulator可測試來(lái)自任何市場(chǎng)的任何類(lèi)型設計，而且特別適用在軟體內容和設計復雜度不斷增加的領(lǐng)域。作為驗證工具領(lǐng)域中具備最多性能的工具之一，emulator運用數十億個(gè)時(shí)脈周期來(lái)驗證和協(xié)同驗證十億閘極元件上的軟硬體，提升開(kāi)發(fā)商在投片之前的設計信心。

　　--LauroRizzatti，EVE-USA總經(jīng)理

　　硬體模擬市場(chǎng)成長(cháng)18%

　　許多歷史悠久的EDA技術(shù)并沒(méi)有顯著(zhù)進(jìn)展，但硬體模擬(emulation)顯然是其中一大例外。。據GarySmithEDA分析公司于2011年9月發(fā)布的調查，emulation市場(chǎng)在2009~2012年幾乎成長(cháng)了一倍，僅2012年便成長(cháng)了18%。促成此一增長(cháng)的主要原因有三個(gè)：現有的emulation使用者需要更大型的硬體模擬器(emulator);新客戶(hù)發(fā)現他們不能缺少emulator;以及隨著(zhù)設計進(jìn)展，這項工具也成為建構FPGA原型中不可或缺的要角。

　　--MentorEmulation

　　SoC功能驗證將成為EDA領(lǐng)域的主要議題

　　在晶片設計中，驗證一直是最耗費時(shí)間的一項過(guò)程。行動(dòng)運算和通訊元件的爆炸性需求推動(dòng)SoC設計快速增長(cháng);嵌入式處理器中的軟體驅動(dòng)部份也讓SoC驗證問(wèn)題變得日益困難。傳統的事務(wù)級驗證方法已經(jīng)無(wú)法滿(mǎn)足SoC系統級的測試需求，驗證工程師仍必須進(jìn)行耗費時(shí)間的手動(dòng)測試任務(wù)。在缺乏自動(dòng)化解決方案和面臨嚴苛的上市時(shí)程壓力下，這些手動(dòng)測試僅能滿(mǎn)足整個(gè)系統驗證的冰山一角罷了。而在2012年，業(yè)界將開(kāi)始探討一種嶄新的解決方案，這種方案將自動(dòng)進(jìn)行SoC驗證，進(jìn)而實(shí)現完整的系統級驗證。