<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 賽靈思專(zhuān)題 > FAQ-賽靈思7系列FPGA常見(jiàn)問(wèn)題解答

FAQ-賽靈思7系列FPGA常見(jiàn)問(wèn)題解答

——
作者: 時(shí)間:2011-12-29 來(lái)源:電子產(chǎn)品世界 收藏

  10. “統一架構”指什么?

本文引用地址:http://dyxdggzs.com/article/127569.htm

  所有 7 系列器件均采用相同的架構構建塊(邏輯結構、Block BRAM、時(shí)鐘技術(shù)、DSP 切片、SelectIO™ 技術(shù)),以不同比例組合創(chuàng )建了三個(gè)全新的 系列,并針對各種最終產(chǎn)品要求進(jìn)行了優(yōu)化,能滿(mǎn)足從最低到最高器件密度和功能需求。第四代面向應用的模塊化模塊 (ASMBL™) 架構采用 Virtex-4 系列率先推出的獨特柱狀技術(shù),使設計人員不僅能夠高效全面地利用各種邏輯密度(邏輯單元的數量從 2 萬(wàn)到 200 萬(wàn)不等),同時(shí)還能為應用實(shí)現資源的適當組合。

  11. 客戶(hù)從統一架構中有何收益?

  統一架構提供了可擴展性和提高了生產(chǎn)率,使得客戶(hù)和合作伙伴能夠充分利用對多種不同器件和產(chǎn)品系列的IP和設計投資。這簡(jiǎn)化了三種最新 系列之間的移植工作, 使得現有設計或 IP 模塊轉向更小型或更大型器件的過(guò)程中, 可以最大限度地減少重新編碼、重新仿真以及故障修復的工作量。

  12. 新架構為什么重視功耗問(wèn)題?

  功耗是可編程邏輯向最新 ASIC 和 ASSP 應用和市場(chǎng)擴展的主要制約因素。致力于通過(guò) 其28nm 架構降低整體功耗,并且可在降低整體功耗的同時(shí)還為高端系統帶來(lái)更實(shí)用的性能。通過(guò)降低功耗可將 FPGA 系列產(chǎn)品的 DSP 性能提高至 2.37TMAC,將容量提升至 200 萬(wàn)個(gè)邏輯單元,而且每個(gè)單元的運行速度高達 600MHz,并支持 1.9Tbps 的高速連接性。由于相對于前代賽靈思 FPGA 而言,相同實(shí)施方案的總功耗降低了 50%,而且比同類(lèi)競爭 28nm FPGA的功耗降低了 30%,因此設計人員不必再為性能和功耗的平衡取舍而頭疼。

  13. 賽靈思為何轉向多個(gè)產(chǎn)品系列,而不是僅限于 Virtex 和 Spartan 系列?

  賽靈思通過(guò)轉向采用統一架構的多個(gè)系列,滿(mǎn)足從低成本到超高端 FPGA 的不同需求,這樣就把可編程技術(shù)擴展到日益多樣化的設計人員群體,并加速面向新型應用與新型市場(chǎng)的設計平臺的推出。賽靈思客戶(hù)能輕松地向上或向下擴展基于 FPGA 的應用,從而降低成本和功耗,或提升性能和容量,以便滿(mǎn)足此前只能使用ASSP或ASIC的多種不同系統的可編程解決方案實(shí)施需求。此外,賽靈思客戶(hù)和合作伙伴還能跨賽靈思 28nm 產(chǎn)品繼續利用其設計/IP投資,從而降低開(kāi)發(fā)和部署成本。

  14. 7 系列 FPGA 產(chǎn)品如何支持賽靈思的目標設計平臺戰略?

  28nm FPGA 系列為新一代賽靈思目標設計平臺提供了芯片基礎,可進(jìn)一步加速創(chuàng )新,降低系統開(kāi)發(fā)成本,從而滿(mǎn)足對更低功耗、更高帶寬以及更高性能的巨大需求。賽靈思目標設計平臺將 FPGA 器件技術(shù)與可提高效率和生產(chǎn)率的增強型設計環(huán)境相結合,而且結合了開(kāi)放式標準 AMBA4/AXI4 互連技術(shù),提供支持即插即用設計的IP,以及可擴展開(kāi)發(fā)套件和電路板,能立即開(kāi)展實(shí)施。此外,還提供了針對具體市場(chǎng)的不斷演進(jìn)的目標參考設計套件。如欲了解有關(guān)賽靈思目標設計平臺的更多詳情,敬請訪(fǎng)問(wèn):http://www.xilinx.com/cn/publications/prod_mktg/Targeted_Design_Platform_Product_Brochure.pdf

  15. 賽靈思會(huì )不會(huì )繼續發(fā)展 Spartan-6 和 Virtex-6 FPGA 系列?

  賽靈思將繼續制造并支持目前已經(jīng)進(jìn)入量產(chǎn)的 Spartan-6 和 Virtex-6 FPGA 產(chǎn)品。

  16. 前代設計能否移植到最新的 FPGA 系列上?

  可以。統一的架構不僅能實(shí)現 Artix-7、Kintex-7 以及 Virtex-7 系列之間的設計移植,還能大幅簡(jiǎn)化從前代 Virtex-6 和 Spartan-6 FPGA 移植到現有設計上的工作程序。由于統一的 28nm 架構的 FPGA 元件源自 Virtex-6 系列,因此設計人員能啟動(dòng)新的 Virtex-6 和 Spartan-6 FPGA 設計并確保其今后能順利移植到 28nm 的FPGA 上。

  全新 FPGA 系列

  17. 全新 Artix-7 FPGA 系列有哪些主要功能和特性?

  Artix-7 系列提供了業(yè)界最低功耗、最低成本的 FPGA,采用了小型封裝,配合Virtex 架構增強技術(shù),能滿(mǎn)足小型化產(chǎn)品的批量市場(chǎng)需求,這也正是此前 Spartan 系列 FPGA 所針對的市場(chǎng)領(lǐng)域。與 Spartan-6 FPGA 相比,Artix-7 器件的邏輯密度從 20K 到 355K 不等,不但使速度提升 30%,功耗減半,尺寸減小 50%,而且價(jià)格也降了 35%。

  18. Artix-7 FPGA 系列支持哪些類(lèi)型的應用和終端市場(chǎng)?

  Artix-7 FPGA 系列面向各種低成本、小型化以及低功耗的應用,包括如便攜式超聲波醫療設備、軍用通信系統、高端專(zhuān)業(yè)/消費類(lèi)相機的 DSLR 鏡頭模塊,以及航空視頻分配系統等。

  19. 全新 Kintex-7 FPGA 系列有哪些主要功能和特性?

  Kintex-7 系列是一類(lèi)全新產(chǎn)品,提供了平衡的高端功能,能以不到Virtex-6 FPGA一半的價(jià)格提供與其相當的性能,同時(shí)使性?xún)r(jià)比翻一番,功耗降低一半。這種高度優(yōu)化的器件針對低成本信號處理設計,邏輯密度從 3 萬(wàn)到 40 萬(wàn)個(gè)邏輯單元不等,具有豐富的 DSP 切片、內部存儲器以及 10Gbps 的串行收發(fā)器,而且價(jià)格極富吸引力,能夠滿(mǎn)足此前 Virtex-6 FPGA 所針對的中端密度應用的要求。

  20. Kintex-7 FPGA 系列支持哪些類(lèi)型的應用和終端市場(chǎng)?

  Kintex-7 FPGA 系列可提供理想的適用于實(shí)施長(cháng)期演進(jìn) (LTE) 無(wú)線(xiàn)電和基帶子系統的信號處理性能、功耗以及成本。由于支持高級部分可重配置功能,開(kāi)發(fā)人員可進(jìn)一步降低功耗和成本,滿(mǎn)足毫微微基站、超微基站以及主流基站廣泛部署的需求。Kintex-7 FPGA 的連接功能、存儲器和邏輯性能也非常適用于大批量有線(xiàn)通信設備,如 10G 無(wú)源光網(wǎng)絡(luò )(PON) 光線(xiàn)路終端(OLT) 線(xiàn)路卡,可為家庭社區提供高速網(wǎng)絡(luò )。新器件還能滿(mǎn)足高清 3D 平板顯示器嚴格的成本和功耗要求,并能夠提供新一代廣播視頻點(diǎn)播系統所需的性能和帶寬。

  21. 賽靈思為什么能夠采用 Virtex-7 系列推出超高端 FPGA 系列?

  賽靈思 28nm 工藝技術(shù)的選擇致力于降低靜態(tài)功耗,加上可降低動(dòng)態(tài)耗的架構創(chuàng )新和高級工具降低了動(dòng)態(tài)功耗, 從而使得賽靈思公司可以推出超高端可編程器件。 和現有器件相比,該器件不但將容量提高一倍,而且功耗降低一半。全新 Virtex-7 器件在收發(fā)器、DSP 切片、存儲區以及高速 I/O 的數量和性能方面將 FPGA 技術(shù)發(fā)揮到極致。今后還將推出采用 28Gbps 收發(fā)器的器件。

  22. 全新 Virtex-7 FPGA 系列有哪些主要功能和特性?

  Virtex-7 FPGA 系列針對需要最高性能和最高帶寬串行連接功能的通信系統進(jìn)行了優(yōu)化。與 Virtex-6 FPGA 相比,Virtex-7 系列的系統性能提高一倍,功耗降低一半,從而將Virtex 這一業(yè)界最成功的 FPGA 架構推到到全新的高度。Virtex-7 系列設立了全新的業(yè)界性能基準,將高帶寬 DSP 處理能力提升 1.8 倍,多達 3960 個(gè) DSP 切片,I/O 帶寬在多達 80 個(gè)嵌入式收發(fā)器(單個(gè) FPGA 中最高的收發(fā)器數量)支持下提升 1.5 倍,內存帶寬增加一倍,存儲器接口性能高達 2,133Mbps,而且包含多達 200 萬(wàn)個(gè)邏輯單元,比任何前代或現有FPGA 的邏輯功能都高出 2.5 倍。

  Virtex-7 FPGA 系列支持哪些類(lèi)型的應用和終端市場(chǎng)?

  Virtex-7 FPGA 旨在滿(mǎn)足最高性能無(wú)線(xiàn)、有線(xiàn)以及廣播基礎設施應用的需求。Virtex-7 FPGA 的 TeraMACC 信號處理能力支持 400G 橋接和交換結構有線(xiàn)通信、高級雷達以及高性能計算系統。產(chǎn)品開(kāi)發(fā)人員可通過(guò)在單一的 FPGA 上集成 100GE 線(xiàn)路卡、300G Interlaken 橋接器、100G OTN 復用轉發(fā)器以及 400G 光學(xué)網(wǎng)絡(luò )卡來(lái)取代 ASIC 和多芯片組 ASSP 解決方案。此外,這些超高端器件還提供了構建新一代測試測量設備所需的邏輯密度、性能以及 I/O 帶寬。Virtex-7 FPGA 還可幫助 ASIC 設計人員在原型設計和仿真階段使用更少的器件,從而降低成本,減少互連/設計的復雜性。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 賽靈思 FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>