FAQ-賽靈思28nm FPGA常見(jiàn)問(wèn)題解答

　　1、什么是賽靈思7系列產(chǎn)品?

　　賽靈思7系列三款FPGA基于高性能，低功耗HPL28nm工藝，且建立在行業(yè)最低功耗和唯一統一架構之上，可以提供突破性的功耗，性能及設計可移植性。這種創(chuàng )新的架構使得設計方案可以在7系列的三大產(chǎn)品Artix-7, Kintex-7以及 Virtex-7方便的進(jìn)行移植。系統制造商可以非常容易的成功實(shí)現規模設計以滿(mǎn)足市場(chǎng)需求，同時(shí)降低成本和功耗，增加系統性能和容量。采用AMBA4 AXI4 作為互聯(lián)支持即插即用FPGA設計，IP復用進(jìn)一步提高了生產(chǎn)率，可移植性以及精確性。

　　2、什么是賽靈思 Zynq-7000 可擴展處理平臺?

　　Zynq-7000 可擴展處理平臺是包括四款器件的產(chǎn)品系列，該產(chǎn)品系列基于 ARM® Cortex™-A9 MPCore 處理器的完整片上系統 (SoC) 和集成的28nm可編程邏輯為一體。每款器件均為基于處理器的系統，能夠在通過(guò)可訪(fǎng)問(wèn)的可編程邏輯重設時(shí)即可啟動(dòng)操作系統。這些新型器件使系統架構師和嵌入式軟件開(kāi)發(fā)人員能夠通過(guò)串行(使用 ARM 處理器)和并行(使用可編程邏輯)處理相結合的方式，滿(mǎn)足各種日趨復雜的高性能應用需求，同時(shí)可以利用其高度集成的優(yōu)勢大大降低成本和功耗，并縮小產(chǎn)品尺寸。

　　3、“統一架構”指什么?

　　所有 7 系列以及Zynq7000器件均采用相同的架構構建塊(邏輯結構、Block BRAM、時(shí)鐘技術(shù)、DSP 切片、SelectIO™ 技術(shù))，以不同比例組合創(chuàng )建了四個(gè)全新的 FPGA 系列，并針對各種最終產(chǎn)品要求進(jìn)行了優(yōu)化，能滿(mǎn)足從最低到最高器件密度和功能需求。第四代賽靈思面向應用的模塊化模塊 (ASMBL™) 架構采用 Virtex-4 FPGA 系列率先推出的獨特列狀技術(shù)，使設計人員不僅能夠高效全面地利用各種邏輯密度(邏輯單元的數量從 8000 到 200 萬(wàn)不等)，同時(shí)還能為應用實(shí)現資源的適當組合。

　　4、客戶(hù)從統一架構中有何收益?

　　統一架構提供了可擴展性和提高了生產(chǎn)率，使得客戶(hù)和合作伙伴能夠充分利用對多種不同器件和產(chǎn)品系列的IP和設計投資。這簡(jiǎn)化了四種最新 FPGA 系列之間的移植工作， 使得現有設計或 IP 模塊轉向更小型或更大型器件的過(guò)程中， 可以最大限度地減少重新編碼、重新仿真以及故障修復的工作量。

　　5、什么是堆疊互聯(lián)技術(shù)?

　　賽靈思 “堆疊硅片互聯(lián)技術(shù)”采用了先進(jìn)的 3D 封裝方法，如微凸塊和硅通孔 (TSV)技術(shù)，以更小的芯片實(shí)現了同等甚至超越了最大單芯片FPGA所能提供的帶寬和容量 ，滿(mǎn)足了生產(chǎn)制造以及產(chǎn)品快速上市的需求。這種技術(shù)將多個(gè)FPGA slice并列排列于無(wú)源硅中介層，通過(guò)數以萬(wàn)計的過(guò)孔，并以極低的時(shí)延與標準封裝基底相連。實(shí)現了FPGA容量，帶寬以及功耗的巨大突破。

　　不同于利用標準或高速串行I/O來(lái)連接印刷電路板(PCB)或多芯片模塊(MCM)上的多個(gè)FPGA器件，堆疊硅片互聯(lián)技術(shù)將這些芯片疊加，作為一個(gè)功能強大的單芯片FPGA器件來(lái)應用。Virtex-7 2000T是首個(gè)使用堆疊硅片互聯(lián)技術(shù)的器件。帶有28 Gbps收發(fā)器的Virtex-7 HT器件也將充分利用堆疊硅片互聯(lián)技術(shù)。

　　6、什么是Virtex-7 HT FPGA?

　　賽靈思發(fā)布了 Virtex-7 HT FPGA，該產(chǎn)品在單片 FPGA 中集成了業(yè)界最多數量的串行收發(fā)器—16個(gè) 28Gbps 和72個(gè) 13.1Gbps 串行收發(fā)器，能夠滿(mǎn)足 100Gbps 和 400Gbps 帶寬應用的需要。Virtex-7 HT 系列的功能組合支持廣泛的應用，例如：從包含 290,000 個(gè)邏輯單元的低成本 100G“智能變速箱”芯片到包含 870,000 個(gè)邏輯單元的全球首款 400Gbps FPGA，其中支持 100Gbps、2 x 100Gbps 或 400Gbps 接口、高效連接、基于 3Gbps 或 6Gbps 的傳統系統端接口和 10Gbps ASIC 及 ASSP 芯片等應用。

　　7、28nm產(chǎn)品系列與Virtex-6和Spartan-6 FPGA系列有何區別?

　　7系列以及EPP系列產(chǎn)品都采用了28nm統一架構，具有更低的功耗和更高的性能。這種獨特工藝技術(shù)使總功耗降低了50%，并使性?xún)r(jià)比和系統性能同時(shí)提高兩倍，也是全球首個(gè)200萬(wàn)邏輯芯片FPGA(其容量是前代產(chǎn)品的2.5倍)。因此，設計人員現在可以在28nm系列上輕松擴展其應用，提高性能和容量并降低成本，同時(shí)保持功耗預算。

　　8、為何要遷移到多個(gè)產(chǎn)品系列，而不僅僅是Virtex和Spartan系列?

　　通過(guò)將適用于低成本和超高端FPGA的通用架構遷移到多個(gè)產(chǎn)品系列，賽靈思能夠將可編程技術(shù)惠及日益多樣化的設計者社區，并更迅速地交付面向新應用和新市場(chǎng)的設計平臺。賽靈思客戶(hù)可輕松向上或向下擴容基于FPGA的應用，降低成本和功耗，或提高性能和容量，以便在之前只能通過(guò)ASSP或ASIC而實(shí)現的各種系統中采用可編程解決方案。此外，賽靈思客戶(hù)及合作伙伴都能通過(guò)利用賽靈思全部28nm產(chǎn)品的設計/IP投資來(lái)降低開(kāi)發(fā)和部署成本。

　　9、28nm系列中是否有新的模擬功能?

　　是的。所有7系列和Zynq器件中的模擬子系統稱(chēng)之為XADC，并包含兩個(gè)獨立的1 Megasample per second (MSPS)的12位模擬-到-數字轉換器(ADC)，以及17通道模擬多路復用器前端。通過(guò)緊密集成XADC與可編程邏輯，賽靈思能夠提供業(yè)界最靈活的模擬子系統。這種模擬與可編程邏輯的新組合叫做敏捷混合信號(AMS)。

　　10、為什么會(huì )重點(diǎn)關(guān)注電源和新架構?

　　電源是向新應用和ASIC和ASSP市場(chǎng)開(kāi)放可編程邏輯的關(guān)鍵限制因素。賽靈思利用其28nm統一架構大大降低了整體功耗，不僅為高端系統提供較低的整體功耗，還提供更為實(shí)用的性能。通過(guò)降低功耗，賽靈思可提供在DSP性能下支持6.4TMAC對稱(chēng)性(3.2TMAC非對稱(chēng))的FPGA系列，將容量提高至200萬(wàn)個(gè)邏輯單元，運行速度高達600MHz，并且高速連接能力高達2.7Tbps。

　　由于28nmFPGA的總體功耗比賽靈思前代采用相同設計的FPGA降低了50%，并且比競爭對手的28nmFPGA低了30%，設計者無(wú)需在性能和功耗之間作出取舍。