Zynq-7000 EPP 為創(chuàng )新開(kāi)啟新時(shí)代

        賽靈思Zynq-7000 可擴展處理平臺（EPP）將雙 ARM Cortex-A9 MPCore 處理器系統與可編程邏輯和硬 IP 外設緊密集成在一起，提供了靈活性、可配置性和性能的完美組合。圍繞其剛剛推出的可擴展處理平臺（EPP）， 賽靈思在今年3月發(fā)布了基于Zynq -7000新系列的首批器件。

        采用 28 nm制造工藝， Zynq-7000嵌入式處理平臺系列的每款產(chǎn)品均采用帶有NEON及雙精度浮點(diǎn)引擎的雙核 ARM Cortex-A9 MPCore 處理系統，該系統通過(guò)硬連線(xiàn)完成了包括L1，L2 緩存、存儲器控制器以及常用外設在內的全面集成。(圖 1)。盡管 FPGA 廠(chǎng)商此前已推出過(guò)帶硬核或軟核處理器的器件，但 Zynq-7000 EPP 的獨特之處在于它由ARM處理器系統而非可編程邏輯元件來(lái)進(jìn)行控制。也就是說(shuō)，處理系統能夠在開(kāi)機時(shí)引導（在 FPGA 邏輯之前）并運行各個(gè)獨立于可編程邏輯之外的操作系統。這樣設計人員就可對處理系統進(jìn)行編程，根據需要來(lái)配置可編程邏輯。

        利用這種方法，軟件編程模式將與全功能標準 ARM 處理器片上系統（SoC）毫無(wú)二致。過(guò)去設計師需要對 FPGA 邏輯進(jìn)行編程以運行片上處理器。那就意味著(zhù)如果想要使用器件，必須得是 FPGA 設計師。但現在使用 Zynq-7000 EPP，則完全不必擔心這一問(wèn)題。

 
圖 1 —— 不同于以往在 FPGA 架構中嵌入 MPU ，賽靈思全新 Zynq-7000 EPP 系列使用 ARM 處理器而非可編程邏輯來(lái)進(jìn)行控制。

圖1中文字：

        賽靈思處理平臺副總裁 Larry Getman 表示：“從最根本的層次來(lái)說(shuō)，Zynq-7000 EPP 應該算是一類(lèi)全新的半導體產(chǎn)品。它既不是單純的處理器，也不是單純的 FPGA。我們的產(chǎn)品是兩者的完美結合，正因如此我們才能夠幫助您消除現有解決方案的局限性，尤其針對雙芯片解決方案和 ASIC。

        Getman 稱(chēng)當前大多數電子系統都是將一個(gè)FPGA和一個(gè)獨立處理器或者一個(gè)帶有片上處理器的ASIC在同一個(gè)PCB上配合使用。賽靈思的最新產(chǎn)品可支持使用這類(lèi)雙芯片解決方案的公司利用一個(gè)Zynq-7000 芯片來(lái)構建下一代系統，節省了物料成本和 PCB 空間，并且降低了總體功耗預算。由于處理器和FPGA 在相同的架構上，因此性能也得到了大幅提升。

        Getman 表示 Zynq-7000 EPP 將會(huì )加快從 ASIC向 FPGA 的市場(chǎng)遷移。采用最新制造工藝實(shí)施 ASIC 過(guò)于昂貴并且對大多數應用來(lái)說(shuō)風(fēng)險太大。因此，越來(lái)越多的公司青睞于 FPGA。許多嘗試堅守舊 ASIC 方法的公司采用舊的制造工藝來(lái)實(shí)施他們的設計，分析師稱(chēng)之為“價(jià)值認知型片上系統 ASIC”。然而 ASIC 依舊需要較長(cháng)的設計周期并且存在重新設計（respin）的風(fēng)險，這樣一來(lái)費用將會(huì )非常昂貴并且可能還會(huì )延遲產(chǎn)品的上市時(shí)間。Getman 說(shuō)：“與舊技術(shù)相比，借助采用 28 nm技術(shù)的 Zynq-7000 EPP，器件的可編程邏輯部分并不存在尺寸或性能損耗的問(wèn)題，您還可在處理子系統中獲得硬化 28 nm片上系統的附加優(yōu)勢。憑借不到 15 美元的起始售價(jià)，我們使設計那些產(chǎn)量并非很大的 ASIC 在成本和風(fēng)險上都不再劃算。您可以即刻讓您的軟硬件團隊開(kāi)工，而那些死守ASIC 的設計團隊就很難做到這一點(diǎn)。”

        Getman 表示自從賽靈思去年推出這款架構以來(lái)，市場(chǎng)對Zynq-7000 EPP的興趣和需求非常強烈。經(jīng)選擇出的一部分早期試用客戶(hù)（alpha customer）已開(kāi)始對將使用 Zynq-7000 器件的系統進(jìn)行原型設計。該技術(shù)非常令人興奮。”

智能架構決策

        在賽靈思處理解決方案副總裁 Vidya Rajagopalan 的領(lǐng)導下，Zynq-7000 EPP 設計團隊專(zhuān)門(mén)針對這類(lèi)新器件而推出了一款設計精良的架構。除了選擇應用廣泛且倍受歡迎的 ARM 處理器系統以外，設計團隊的一個(gè)重要架構決策是在處理系統和可編程邏輯之間廣泛使用高帶寬 AMBA® 高級擴展接口（AXI）互聯(lián)。這樣一來(lái)便能夠以較低的功耗支持 ARM 雙核 Cortex-A9 MPCore 處理子系統和可編程邏輯之間的多千兆位數據傳輸，進(jìn)而消除了控制、數據、I/O 和內存所面臨的性能瓶頸。

        實(shí)際上，賽靈思一直與 ARM 保持緊密合作，力求讓 ARM 架構更加適合于 FPGA 應用。Rajagopalan 稱(chēng)：“AXI4 擁有存儲器訪(fǎng)問(wèn)版本和流數據訪(fǎng)問(wèn)版本。賽靈思推動(dòng)著(zhù) ARM 的流定義，因為人們針對應用而開(kāi)發(fā)的許多 IP （例如高帶寬視頻）均為流 IP。ARM 的產(chǎn)品沒(méi)有這種流接口，因此他們選擇與我們合作。”

        Getman 稱(chēng)這款架構的另一個(gè)主要方面是賽靈思將一組有益的標準接口 IP 硬化到 Zynq-7000 EPP 芯片中。他說(shuō)：“我們盡量選擇應用更廣泛的外設，例如 USB、以太網(wǎng)、SDIO、UART、SPI、I2C 和 GPIO 都是標準配置。但有一個(gè)例外，那就是我們還向該器件添加了 CAN。CAN 屬于稍專(zhuān)業(yè)化的硬化核心之一，但它在以下兩個(gè)主要目標市場(chǎng)中應用廣泛：工業(yè)和汽車(chē)業(yè)。將其硬化在器件中只是 Zynq-7000 EPP 的又一個(gè)賣(mài)點(diǎn)。

        在內存方面，Zynq-7000 器件提供了多達 512 KB 的二級緩存，由兩個(gè)處理器共享。Getman 說(shuō)：“Zynq-7000 EPP 器件具有 256 KB 的高速暫存區，這是處理器和 FPGA 都可以訪(fǎng)問(wèn)的共享內存。”

        一個(gè)單獨的多標準 DDR 控制器可支持三種類(lèi)型的雙倍數據速率內存。 Rajagopalan 表示：“大多數 ASSP 的目標是特定細分市場(chǎng)，而我們的目標是 LP DDR2、DDR2 和 DDR3，因此用戶(hù)可以根據自身需求在功率和性能之間做出權衡。這是一種多標準 DDR 控制器，而我們是最早提供類(lèi)似控制器的公司之一。”

        Zynq-7000 EPP 不僅是一種新器件，也是賽靈思的最新設計平臺， 它與開(kāi)發(fā)板、軟件、IP 和文檔一起提供，可以幫助客戶(hù)迅速上手和運行。  

以處理器為中心的開(kāi)發(fā)流程

        Zynq-7000 EPP 依賴(lài)于一種常見(jiàn)的工具流，嵌入式軟件和硬件工程師可利用這一工具流來(lái)執行開(kāi)發(fā)、調試和實(shí)施任務(wù)。其方法與現在非常相似，即采用通過(guò) Xilinx® ISE® 設計套裝和第三方工具提供的常見(jiàn)嵌入式設計方法（圖 2）。Getman 注意到，軟件應用工程師能使用與在之前的設計中采用的相同開(kāi)發(fā)工具。賽靈思為嵌入式軟件應用項目提供了軟件開(kāi)發(fā)工具包（SDK，一種基于 Eclipse 的工具套裝）。工程師還可以使用第三方開(kāi)發(fā)環(huán)境，例如 ARM Development Studio 5 (DS-5)、ARM RealView Development Suite (RVDS) 或任何其它來(lái)自 ARM 體系的開(kāi)發(fā)工具。

        Linux 應用開(kāi)發(fā)人員可以充分利用 Zynq-7000 器件中的兩個(gè) Cortex-A9 CPU 內核，在對稱(chēng)多處理器模式下實(shí)現最高的性能。此外，他們還可以在單處理器或對稱(chēng)多處理器模式下運行的 Linux 系統（一種實(shí)時(shí)操作系統 (RTOS)，包括 VxWorks 等）中設置 CPU 內核，也可以在二者中同時(shí)設置。為了支持快速開(kāi)始軟件開(kāi)發(fā)，賽靈思為客戶(hù)提供了開(kāi)源的 Linux 驅動(dòng)程序和裸機驅動(dòng)程序，適用于所有外圍處理設備（USB、以太網(wǎng)、SDIO、UART、CAN、SPI、I2C 和 GPIO）。賽靈思和 ARM 合作伙伴生態(tài)系統還提供了全面支持的 OS/RTOS 板卡支持套件，以及中間件和應用軟件。

        與此同時(shí)，ISE 設計套裝中的硬件設計流程與嵌入式處理器設計流程相似，并為可擴展處理平臺增加了一些新步驟。處理子系統是一個(gè)擁有整套通用外圍設備的完整的雙核系統。硬件設計師可以通過(guò)在可編程邏輯中為處理子系統連接更多軟 IP 外圍設備，來(lái)擴展其處理能力。硬件開(kāi)發(fā)工具 Xilinx Platform Studio 實(shí)現了許多常用硬件開(kāi)發(fā)步驟的自動(dòng)化，還能協(xié)助設計師優(yōu)化器件引腳。Getman 介紹說(shuō)：“我們還為 ISE 增加了一些對硬件斷點(diǎn)和交叉觸發(fā)進(jìn)行共同調試的功能。對我們來(lái)說(shuō)，最重要的是要為軟件開(kāi)發(fā)人員和硬件設計師們提供舒適的開(kāi)發(fā)環(huán)境。”

一種妥善的編程方法

        在賽靈思的產(chǎn)品中，用戶(hù)可以配置可編程邏輯，并通過(guò) AXI “互連”模塊將其連接到 ARM 內核，以擴展處理器系統的性能和功能范圍。賽靈思和 ARM 合作伙伴生態(tài)系統提供了大量的軟 AMBA 接口 IP 內核，供設計人員在 FPGA 可編程邏輯中使用。設計人員可以用它們來(lái)構建其目標應用所需的任何自定義功能。器件使用的是與 7 系列 FPGA 相同的常見(jiàn)可編程邏輯結構，所以設計人員可以加載一個(gè)或者多個(gè)配置文件，甚至采用部分可重配置技術(shù)，來(lái)支持器件按需即時(shí)對可編程邏輯功能進(jìn)行重新編程。

器件兩部分之間的互連操作對于設計人員在很大程度上是透明的。

圖 2 - Zynq-7000 EPP 采用的是一種常見(jiàn)工具流，供系統架構師、軟件開(kāi)發(fā)人員和硬件設計師等人員使用。

工具開(kāi)發(fā)流程
 
圖中文字：

        根據容量和種類(lèi)，這些器件的價(jià)格各不相同。根據之前的批量生產(chǎn)定價(jià)，Zynq-7000 EPP 系列高容量產(chǎn)品的起始價(jià)格將低于 15 美元。有興趣的客戶(hù)可以聯(lián)系當地的賽靈思代表。