萊迪思為L(cháng)atticeECP2低成本FPGA擴展市場(chǎng)

--第二代 EConomy Plus器件降低了50%的價(jià)格并達到雙倍的密度 --

萊迪思半導體公司近日公布了其第二代EConomy Plus 現場(chǎng)可編程門(mén)陣列 (FPGA)器件，LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片，在大批量的情況下，此系列使得FPGA價(jià)格降到每1000查找表（LUT）低于0.50美元。與130納米 LatticeECP FPGA相比，新的系列邏輯密度增加到70K LUT，18x18乘法器的數目增加到88，I/O性能提高了50%多，還增強了配置能力。此款FPGA首次增加的性能包括預置的400Mbps DDR2接口支持，配置位流加密和雙重配置支持。 今天與萊迪思的低成本LatticeECP2器件同時(shí)公布的還有高端FPGA LatticeSC系統芯片，該器件采用了相同的工藝。（請參考今天同時(shí)發(fā)布的“萊迪思-富士通合作伙伴關(guān)系”和“LatticeSC系列”的新聞稿）。
“萊迪思的客戶(hù)喜歡這個(gè)Economy Plus 概念，此概念由萊迪思的第一代LatticeECP系列所引入”萊迪思市場(chǎng)副總裁Stan Kopec先生說(shuō)道：“LatticeECP2在邏輯資源、存儲器能力、I/O性能和配置靈活性方面的增強會(huì )使這個(gè)新的系列獲得許多新的設計，否則這些設計就要用較高成本，完整特性的FPGA?！?

優(yōu)化成本的結構提供許多特點(diǎn)
通過(guò)開(kāi)發(fā)，優(yōu)化的LatticeECP2器件向設計者提供對大批量應用所要求的特性和成本結構。主要的特點(diǎn)如下：
優(yōu)化的邏輯和布線(xiàn)結構：優(yōu)化的邏輯塊和布線(xiàn)適合諸如分布式存儲器（占LUT的12.5%）和寄存器（占LUT的75%）的各種典型應用。使得邏輯結構易于高性能邏輯的實(shí)現。
預制的840Mbps 并行 I/O:  DDR存儲器的出現和其它相同的標準使許多設計者面臨在FPGA中實(shí)現高性能并行I/O接口的挑戰。過(guò)去設計者為了滿(mǎn)足這種需要不得不使用高成本的FPGA解決方案。ECP2器件提供DDR mux/de-mux、精確時(shí)延和變速邏輯單元。這些特性結合在一起可實(shí)現預制的DDR2（400Mbps）和其它運行在840Mbps源同步接口的應用，諸如SPI4.2和ADC/DAC接口。
完整特點(diǎn)的sysDSP塊：為了支持低成本DSP應用，ECP2器件嵌入了sysDSP塊，能夠實(shí)現乘、累加、求和和流水線(xiàn)功能。器件可以實(shí)現高達28,600每秒百萬(wàn)次乘累加(MMAC)的DSP功能，價(jià)格為每MMAC低于0.001美元。
易于邏輯更新：為了提供修正錯誤、對應標準的改變和支持新的性能和服務(wù)，以及不斷增長(cháng)的FPGA設計，這些設計要求能在現場(chǎng)更新FPGA邏輯，LatticeECP2提供雙重引導支持和透明的現場(chǎng)重構(TransFR) I/O以簡(jiǎn)化現場(chǎng)更新。器件還支持業(yè)界串行外設接口（SPI）PROM，（SPI）PROM中可以存儲兩種或更多的配置。新的配置載入FPGA時(shí)， TransFR I/O功能使設計者能夠精確地控制I/O狀態(tài)，大大改進(jìn)了重構期間三態(tài)I/O的常規方法。
增強設計安全的位流加密：增加了防止非法復制的考慮，LatticeECP2器件有片上非易失密鑰存儲器和解密電路，能用唯一的用戶(hù)密鑰對128位AES加密位流解密。首次引進(jìn)了位流加密到低成本FPGA的這樣一個(gè)概念，再次減少了許多設計中需要較高成本的FPGA。
LatticeECP2提供兩種型號，標準的LatticeECP2和在2006年稍后公布的存儲器增強型(LatticeECP2M)。LatticeECP2M器件的密度將增加到100K LUTS，增強的存儲容量超過(guò)5百萬(wàn)位RAM。LatticeECP2系列加上LatticeECP2M系列，總共有6個(gè)密度從6K 到70K LUT的器件。LatticeECP2器件通過(guò)sysMEM嵌入式RAM塊（EBR）提供55K和1M位之間的嵌入式存儲器。12到88個(gè)18x18乘法器，95到628個(gè)I/O引腳。此外，每個(gè)器件提供兩個(gè)時(shí)延鎖相環(huán)（DLL）和2到6個(gè)鎖相環(huán)（PLL）用于定時(shí)控制。器件有各種低成本的TQFP, PQFP和小間距BGA(fpBGA)封裝，電源電壓最低為1.2伏。

設計工具和知識產(chǎn)權支持
           最新的采用Service Pack 2的5.1版本ispLEVER軟件支持LatticeECP2器件。ispLEVER軟件設計工具為設計者提供一個(gè)軟件包，支持所有的Lattice數字器件，包括Mentor Graphics 和Synplicity綜合器支持。
          特別適宜于大批量的應用的大量IP（知識產(chǎn)權）核可從Lattice和IP伙伴處獲取。IP支持的詳情將在2006年公布。

獲取和價(jià)格
         首個(gè)LatticeECP2系列器件ECP2-50樣片將在2006年第一季度獲取。LatticeECP2-50提供484 和 672球型fpBGA封裝選擇。Lattice計劃在2006年公布整個(gè)LatticeECP2系列。在2007年交付的ECP2-50價(jià)格為100,000片的量，單價(jià)23.95美元。