“新摩爾時(shí)代”的新興應用與技術(shù)探尋(下)

　　(接上期)

　　產(chǎn)業(yè)鏈關(guān)鍵詞：28nm、EDA、ODM、制造

　　技術(shù)和產(chǎn)品的大繁榮，離不開(kāi)健全的IC產(chǎn)業(yè)鏈。此篇從與IC相關(guān)的產(chǎn)業(yè)鏈角度報道一些企業(yè)。

　　EDA

　　2009年EDA和半導體業(yè)都下降了10%左右。但在蕭條的嚴冬中，總有一些可敬的頑強生命在成長(cháng)。一家2001年才成立的小EDA公司，2009年銷(xiāo)售額增長(cháng)了22%，2008年在功率分析方面的市場(chǎng)份額高達67%!這家公司就是Apache，CEO兼董事長(cháng)Andrew T. Yang(楊天勝，華裔)博士介紹說(shuō)，Apache專(zhuān)門(mén)提供降低功率和噪聲的EDA工具，可解決現今流行的28/22nm的芯片封裝系統的噪聲閉合，包括功率、速度、EMI和熱噪聲。

　　模擬和混合信號IC是利潤最高的IC之一，因為設計技巧高。Tanner EDA公司的總裁Greg Lebsack稱(chēng)該公司的模擬/混合信號IC和MEMS設計工具可以大大降低設計門(mén)檻。

　　要實(shí)現快速混合信號SoC，需要三方面：數字設計(例如Magma公司的Talus工具)、模擬設計(Magma的Titan)和庫特征描述(Magma的SiliconSmart)。Magma的產(chǎn)品市場(chǎng)行銷(xiāo)副總裁Bob Smith說(shuō)，Titan Up!程序使模擬設計者提高產(chǎn)品率和復用性，Titan ALX(模擬布局加速器)和Titan AVP(模擬虛擬原型機)可提高模擬/混合信號設計的動(dòng)態(tài)布局設計的產(chǎn)品化率。定制設計業(yè)務(wù)部門(mén)副總裁Ashutosh Mauskar宣布新近推出SiliconSmart ACE Memory Characterization，通過(guò)嵌入Magma超快的FineSim Pro模擬器，并且利用該公司專(zhuān)利的內存電路優(yōu)化技術(shù)，可實(shí)現精確的時(shí)序、功率和噪聲模式描述。

　　32/28nm制造物理閉合需要解決時(shí)序、SI(信號整合)、DFM(可制造設計)和OPC(光學(xué)臨近校正)等問(wèn)題，以保證時(shí)序驅動(dòng)環(huán)境下的物理簽核(Signoff)，為DFC/OPC最好準備。Mentor Graphics公司布局&布線(xiàn)事業(yè)部總經(jīng)理Pravin Madhani說(shuō)，Calibre InRoute工具的特點(diǎn)是通過(guò)內建的Calibre，可以探測到由LEF驅動(dòng)(庫交換格式驅動(dòng))的驗證引起的DRC(設計規則檢查)的違規或忽略，可采用Mentor的Olympus-SoC布局器進(jìn)行自動(dòng)修復，在布局器內部循環(huán)方面可采用Calibre DRC。Calibre InRoute方案的特點(diǎn)是：集成的設計和驗證平臺，可減少幾天到幾周的設計時(shí)間。

　　ODM(委托設計)

　　代工廠(chǎng)的股東權益回報率只有8%左右，而Fabless(設計公司，也稱(chēng)無(wú)芯片加工廠(chǎng)公司)的股東權益回報率(ROE)15%左右。如果“設計公司+代工廠(chǎng)=實(shí)際的IDM(集成器件制造商)”，可以使代工廠(chǎng)和Fabless的綜合ROE達到15%。因此，TSMC投資并控股的臺灣創(chuàng )意電子(Global Unichip)誕生了。

　　創(chuàng )意電子主要幫助一些有好點(diǎn)子的公司快速實(shí)現IC設計，并推薦到TSMC流片。據創(chuàng )意電子市場(chǎng)處處長(cháng)黃克勤博士介紹，該公司在祖國大陸的業(yè)務(wù)一直在成長(cháng)，黃處長(cháng)稱(chēng)贊一些祖國大陸的客戶(hù)想法十分超前，甚至需要創(chuàng )意電子公司設計雙核ARM Cortex-A9處理器!目前，從該公司的2009年設計項目看，0.13µm設計仍是主流，占44%;65nm占24%;90nm一直沒(méi)有發(fā)展起來(lái)，只有9%;40nm設計2009年開(kāi)始露頭，占1%(注：筆者這段消息發(fā)在網(wǎng)上后，網(wǎng)友rram評論道：實(shí)際上，設計成本的急劇上升，導致越來(lái)越少的廠(chǎng)家愿意采用先進(jìn)工藝，導致先進(jìn)工藝的使用越來(lái)越少，反過(guò)來(lái)導致設備的平均售價(jià)上升，又推高制程成本!)。

　　ASIC設計業(yè)也紅火。Open-Silicon總裁兼CEO Naveed Sherwani介紹說(shuō)，該公司即使在2009年低谷還達到了5%的增長(cháng)，過(guò)去三年年均增長(cháng)20%，預計今年將達30%!

　　ASIC設計的未來(lái)應該是：專(zhuān)注在解決方案和質(zhì)量。Naveed對ASIC設計師的建議是：只做部分自己的IP，無(wú)需內部晶圓廠(chǎng)，盡量使用第三方內存、庫和工具，利用外包的設計中心。

　　制造工藝

　　設計方案送到代工廠(chǎng)后，還能進(jìn)一步優(yōu)化。Tela Innovations公司與最大的代工廠(chǎng)TSMC進(jìn)行了合作，專(zhuān)門(mén)做制程優(yōu)化。Tela市場(chǎng)行銷(xiāo)副總裁Neal Carney說(shuō)，AreaTrim工具可減小芯片面積，PowerTrim降低漏電流，據說(shuō)在40nm時(shí)可減少邏輯電路50%漏電流。Tela的商業(yè)模式是提供給TSMC庫，這樣在TSMC流片的廠(chǎng)商可以選擇Tela產(chǎn)品。(注：關(guān)于此次采訪(fǎng)更多信息，可瀏覽筆者博客：http://wangying1.spaces.eepw.com.cn，或本刊視頻網(wǎng)站：http://v.eepw.com.cn)