多功能數據采集處理系統實(shí)現

　　引言

　　數據采集與處理系統的設計是現代信號處理系統的基礎，被廣泛應用于雷達、通信、圖像處理等領(lǐng)域。近年來(lái)，隨著(zhù)信息科學(xué)的高速發(fā)展，人們面臨的信號處理任務(wù)越來(lái)越繁重，對實(shí)時(shí)信號數據采集處理系統的要求也越來(lái)越高。所用系統要求具有處理大量高速數據的能力，這就要求系統硬件達到很高的運算速度，并且軟件處理程序也盡可能優(yōu)化，以保證系統的實(shí)時(shí)性。同時(shí)，伴隨著(zhù)電子產(chǎn)品應用的多樣化，電路設計的通用性也受到了大家的重視。

　　器件選型

　　A/D采樣芯片

　　凌力爾特(Linear)的LTC2260是一種14 bit ADC，它具有105 Msps的采樣率，功耗僅為106mW，顯著(zhù)減少了用于高速數據采集的功率預算，同時(shí)集成有高性能采樣保持電路，提供CMOS兼容的輸出，輸入信號和采樣時(shí)鐘均支持差分模式。LTC2260具有以下特點(diǎn)：信噪比73.4dB，無(wú)雜散動(dòng)態(tài)范圍85dB，單1.8V電源，滿(mǎn)功率帶寬800MHz，CMOS、DDR CMOS或DDR LVDS輸出，可選輸入范圍1VP-P 至 2VP-P。

　　FPGA

　　在FPGA的選型中，通過(guò)對算法所需資源的估算和充分考慮器件的適用性，選用Altera公司StratixⅢ系列的EP3SE260。

　　StratixⅢ擁有功能強大的DSP模塊，速度高達550MHz，具有896個(gè)18×18的乘法器，支持可變位寬，支持基本乘法器、求和、累加、級聯(lián)、取整、飽和以及桶形移位寄存器等功能。EP3SE260資源如表1所示。

　　DSP

　　本設計中DSP選用ADI公司的新一代ADSP TS201S數字信號處理器，兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性，適用于大存儲量、高性能、高速度的信號處理領(lǐng)域。ADSP TS201S采用超級哈佛結構，靜態(tài)超標量操作適合多處理器模式運算，可直接構成分布式并行系統和共享存儲式系統，專(zhuān)為大的信號處理任務(wù)和通信結構優(yōu)化。

　　硬件電路設計

　　本系統中設計了四路A/D，采樣后的數字信號送到FPGA進(jìn)行預處理，FPGA同時(shí)為系統提供時(shí)鐘、對A/D和D/A進(jìn)行控制、與DSP進(jìn)行數據交換，還要為CPCI接口的實(shí)現提供時(shí)序邏輯和通信接口，DSP做相應的算法處理，四路D/A可提供測試信號和自檢信號，系統結構框圖如圖1所示。