<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > 賽靈思基于業(yè)界首款統一可擴展架構的7系列FPGA全新登場(chǎng)

賽靈思基于業(yè)界首款統一可擴展架構的7系列FPGA全新登場(chǎng)

作者: 時(shí)間:2010-06-23 來(lái)源: 收藏

功耗銳減 50%,容量高達 200 萬(wàn)個(gè)邏輯單元

本文引用地址:http://dyxdggzs.com/article/110218.htm

、系列實(shí)現了突破性的低功耗、高系統性能與設計效率,可充分滿(mǎn)足新型應用和市場(chǎng)需求

2010 年 6 月 22 日,中國北京訊 — 全球可編程平臺領(lǐng)導廠(chǎng)商公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出業(yè)界首款采用唯一統一架構、將整體功耗降低一半且具有業(yè)界最高容量(多達 200 萬(wàn)個(gè)邏輯單元)的 系列產(chǎn)品,能滿(mǎn)足從低成本到超高端系列產(chǎn)品的擴展需求。全新7 系列 不僅在幫助客戶(hù)降低功耗和成本方面取得了新的突破,而且還不影響容量的增加和性能的提升,從而進(jìn)一步擴展了可編程邏輯的應用領(lǐng)域。新系列產(chǎn)品采用針對低功耗高性能精心優(yōu)化的28 nm 工藝技術(shù),不僅能實(shí)現出色的生產(chǎn)率,解決 ASIC 和 ASSP 等其他方法開(kāi)發(fā)成本過(guò)高、過(guò)于復雜且不夠靈活的問(wèn)題,使 平臺能夠滿(mǎn)足日益多樣化的設計群體的需求。

 

公司質(zhì)量管理和新產(chǎn)品導入全球高級副總裁,亞太區執行總裁湯立人先生和賽靈思公司亞太區市場(chǎng)及應用總監張宇清先生共同啟動(dòng)28nm 7系列FPGA新產(chǎn)品、發(fā)布儀式

 
賽靈思統一FPGA系列

28nm 系列產(chǎn)品進(jìn)一步擴展了賽靈思隨 40nm Virtex®-6 和 45nmSpartan®-6 FPGA 系列(現已投入量產(chǎn))同步推出的目標設計平臺戰略。該目標設計平臺戰略將 FPGA、ISE® 設計套件軟件工具和 IP、開(kāi)發(fā)套件以及目標參考設計整合在一起,使客戶(hù)能夠充分利用現有的設計投資,降低整體成本,滿(mǎn)足不斷發(fā)展的市場(chǎng)需求。賽靈思在該新一代產(chǎn)品中邁出了關(guān)鍵性的一步,顯著(zhù)擴大了可用 IP 和設計生態(tài)系統,確??蛻?hù)即便在向 28nm產(chǎn)品轉型過(guò)程中也能集中精力做好產(chǎn)品差異化工作。

賽靈思總裁兼首席執行官 Moshe Gavrielov 指出:“在我們全力降低功耗為新市場(chǎng)提供技術(shù)組合之際,7 系列的推出表示賽靈思和 FPGA 行業(yè)全面進(jìn)入新階段。除了讓每代新產(chǎn)品都能根據摩爾定律發(fā)展滿(mǎn)足自身及客戶(hù)對容量和性能的要求之外,我們還繼續致力于針對新用戶(hù)和新市場(chǎng)的特定需求推出設計平臺,為更廣泛的用戶(hù)群提供可編程邏輯。”


推出業(yè)界最低功耗的 28nm FPGA 系列


新型 FPGA 系列產(chǎn)品使開(kāi)發(fā)人員能在多種系統(包括功耗不到 2W 的便攜式超聲波設備、供電電壓為 12V 的車(chē)載信息娛樂(lè )系統,以及低成本 LTE 基帶和毫微微蜂窩基站等)中實(shí)施可編程解決方案,而此前只有 ASSP 和 ASIC 才能做到這一點(diǎn)。


賽靈思高度重視總功耗的最小化,采用了專(zhuān)為實(shí)現低靜態(tài)功耗精心優(yōu)化的獨特 HKMG (高介電層/金屬閘)工藝,(參見(jiàn)“賽靈思選擇 28nm 高性能低功耗工藝技術(shù)加速平臺,推動(dòng)可編程技術(shù)勢在必行”)。賽靈思與其代工廠(chǎng)合作伙伴通力合作,協(xié)助定義新工藝,以達到 FPGA 性能的要求,同時(shí)相對于其他 28nm 高性能工藝而言能將靜態(tài)功耗降低一半。然后,賽靈思再采用創(chuàng )新型架構增強技術(shù),以降低邏輯和 I/O的靜態(tài)功耗。此外,賽靈思還隨ISE 12 設計套件推出了智能時(shí)鐘門(mén)技術(shù),從而使得最新 FPGA 系列相對于Virtex-6 和 Spartan-6 FPGA 而言能將總功耗降低一半,也比其他 28nm FPGA 產(chǎn)品的功耗降低 30%。

大幅降低功耗不僅使 FPGA 能夠滿(mǎn)足最新應用要求,而且還讓賽靈思能推出可用性最強的 28nm 系列產(chǎn)品。這就是說(shuō),設計人員可在 DSP 高性能對稱(chēng)模式下充分發(fā)揮高達4.7 TMACS 的性能(非對稱(chēng)模式下為 2.37TMAC),而且能使用 200 萬(wàn)個(gè)時(shí)鐘速度高達600MHz的邏輯單元,實(shí)現高達 2.4Tbps 的高速連接功能,同時(shí)還能保證不超出功耗預算。


全新統一架構支持可擴展性,提高生產(chǎn)率


所有 7 系列 FPGA 均采用統一架構,使客戶(hù)在功能方面收放自如,既能降低成本和功耗,也能提高性能和容量,從而降低低成本和高性能系列產(chǎn)品的開(kāi)發(fā)部署投資。該架構建立在大獲成功的 Virtex-6 系列架構基礎之上,旨在簡(jiǎn)化當前 Virtex-6 和Spartan-6 FPGA 設計方案的重用。此外,該架構還得到業(yè)經(jīng)驗證經(jīng)的 EasyPath™ FPGA成本降低解決方案的支持,可確保將成本降低 35%,且無(wú)需增量轉換或工程投資,從而進(jìn)一步提高了生產(chǎn)率。

對于希望利用最新 7 系列 FPGA 進(jìn)一步實(shí)現節能或提高系統性能和容量的客戶(hù)來(lái)說(shuō),他們可以先用 Virtex-6 和 Spartan-6 FPGA 進(jìn)行設計,然后在時(shí)機成熟時(shí)將設計方案進(jìn)行移植。這種統一架構隨著(zhù)賽靈思的 AMBA AXI 互連標準的采用而得到簡(jiǎn)化,支持即插即用型IP 的使用,從而有助于客戶(hù)提高生產(chǎn)率,降低開(kāi)發(fā)成本。

SAIC公司Cloudshield Technologies 負責系統架構的首席技術(shù)官 Andy Norton 指出:“賽靈思通過(guò)整合 6-LUT 架構并與 ARM 合作開(kāi)展 AMBA 規范工作,使這些產(chǎn)品支持 IP 重用、可移植性和可預見(jiàn)性。一個(gè)統一的架構, 一個(gè)新的一改固有思維模式的以處理器為中心的器件,加上一個(gè)采用新一代工具的分層設計流程,不僅可大幅提高生產(chǎn)率、靈活性和片上系統性能,同時(shí)還將簡(jiǎn)化前代架構的移植工作。”
 
這些產(chǎn)品采用相同的邏輯架構、Block RAM、時(shí)鐘技術(shù)、DSP切片和 SelectIO™ 技術(shù),并建立在前代采用賽靈思專(zhuān)利 Virtex 系列 ASMBL™ 模塊架構的產(chǎn)品的基礎上。新一代 ASMBL 架構提供了前所未有的高靈活性與可擴展性,使客戶(hù)能高效全面地發(fā)揮邏輯密度優(yōu)勢。

 全新賽靈思 7 系列 FPGA 產(chǎn)品介紹:


•  系列:超高端 Virtex-7 系列樹(shù)立了全新的業(yè)界性能基準,與Virtex-6 器件相比,系統性能提高一倍,功耗降低一半,信號處理能力提升 1.8 倍,I/O 帶寬提升 1.6 倍,存儲器帶寬提升 2 倍;存儲器接口性能高達 2133 Mbps,是業(yè)界密度最高的 FPGA(多達 200 萬(wàn)個(gè)邏輯單元),比所有以前或現有 FPGA 都高出 2.5 倍。所有 Virtex-7 FPGA 均采用 EasyPath-7 器件,無(wú)需任何設計轉換就能確保將成本降低 35%。Virtex-7 器件支持 400G 橋接和交換結構有線(xiàn)通信系統,這是全球有線(xiàn)基礎設施的核心,也支持高級雷達系統和高性能計算機系統,能夠滿(mǎn)足單芯片 TeraMACC 信號處理能力的要求以及新一代測試測量設備的邏輯密度、性能和 I/O 帶寬要求。Virtex-7 系列將推出“XT”擴展功能器件,包括多達 80 個(gè)收發(fā)器,支持高達 13.1Gbps 的專(zhuān)用線(xiàn)路速率,而且器件的串行帶寬高達 1.9Tbps。此外,上述器件還提供多達 1200 個(gè) SelectIO 引腳,支持業(yè)界數量最多的 72 位 DDR3 存儲器接口并行 bank,能實(shí)現 2133Mbps 的性能。未來(lái)的產(chǎn)品還將支持 28Gbps 的收發(fā)器。


•  系列:Kintex-7 系列是一種新型 FPGA,能以不到  Virtex-6 系列一半的價(jià)格實(shí)現與其相當性能,性?xún)r(jià)比提高了一倍,功耗降低了一半。該系列不僅可提供諸如大批量 10G 光學(xué)有線(xiàn)通信設備等各種應用所需的高性能 10.3Gbps 或低成本優(yōu)化的 6.5Gbps 串行連接性、存儲器和邏輯性能,而且還實(shí)現了信號處理性能、功耗和成本的最佳平衡,能支持長(cháng)期演進(jìn) (LTE) 無(wú)線(xiàn)網(wǎng)絡(luò )部署,滿(mǎn)足新一代高清 3D 平板顯示器嚴格的功耗和成本要求,并提供新一代廣播視頻點(diǎn)播系統所需的性能和帶寬。


• 系列:相對于 Spartan-6 系列而言,Artix-7 系列功耗降低了一半, 成本降低了 35%,采用小型化封裝、統一的 Virtex 系列架構,能滿(mǎn)足低成本大批量市場(chǎng)的性能要求,這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對的市場(chǎng)領(lǐng)域。新產(chǎn)品系列既能滿(mǎn)足電池供電的便攜式超聲波設備的低功耗高性能需求,又能滿(mǎn)足商用數碼相機鏡頭控制的小型、低功耗要求,還能滿(mǎn)足軍用航空電子和通信設備嚴格的 SWAP-C(大小、重量、功耗和成本)要求。


供貨情況
支持 7 系列 FPGA 的早期試用 ISE 設計套件軟件現已開(kāi)始供貨。首批產(chǎn)品將于 2011 年第一季度推出。如欲了解更多信息,歡迎訪(fǎng)問(wèn)以下網(wǎng)址:www.xilinx.com/cn/7。

關(guān)于賽靈思(Xilinx)公司
賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))是全球可編程平臺領(lǐng)導廠(chǎng)商。欲了解有關(guān)賽靈思公司的更多信息,請訪(fǎng)問(wèn)公司網(wǎng)站 http://www.xilinx.com/cn。


 

 



關(guān)鍵詞: 賽靈思 FPGA Virtex-7 Kintex-7 Artix-7

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>