<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > Xilinx Virtex-6與Spartan-6 FPGA連接目標參考設計支持PCI Express 兼容性設計

Xilinx Virtex-6與Spartan-6 FPGA連接目標參考設計支持PCI Express 兼容性設計

作者: 時(shí)間:2010-06-09 來(lái)源:電子產(chǎn)品世界 收藏

  全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(, Inc. (NASDAQ:XLNX) )日前宣布其®-6與®-6 連接目標參考設計通過(guò)PCI Express®認證,為支持開(kāi)發(fā)人員的下一代高速串行I/O設計, 提供了一個(gè)完整且切實(shí)可行的參考實(shí)例。作為賽靈思連接目標設計平臺的一部分,該參考設計將能夠為設計人員提供所需資源,讓他們可以把時(shí)間集中在差異化產(chǎn)品的設計上,從而加快其客戶(hù)終端產(chǎn)品系統的部署速度。

本文引用地址:http://dyxdggzs.com/article/109837.htm

  賽靈思平臺營(yíng)銷(xiāo)總監Brent Przybus 表示:“賽靈思深刻了解提供業(yè)經(jīng)驗證的PCIe®解決方案的重要性。此類(lèi)解決方案讓客戶(hù)無(wú)需浪費數月的學(xué)習和評估和時(shí)間, 即輕松整合各種功能。-6 -6 連接目標設計平臺設計專(zhuān)為提供開(kāi)箱即用的PCIe連接解決方案而設計,讓設計人員可以快速建立連接,專(zhuān)注于系統設計工作。除了模塊與收發(fā)器技術(shù)符合PCIe標準外, 賽靈思這些目標設計平臺PCIe兼容性驗證的通過(guò),進(jìn)一步加強了賽靈思公司大力開(kāi)發(fā)底層技術(shù)、支持客戶(hù)更加輕松使用的承諾。”

  在2010年5月25日舉行的PCI-SIG兼容性測試認證大會(huì )上,賽靈思的-6 FPGA 連接目標參考設計使用速率為2.5 Gbps的芯片級GTP串行收發(fā)器,通過(guò)了面向PCIe 1.1單通道配置的PCI-SIG兼容性與互操作性測試。-6 FPGA連接目標參考設計使用速率為5 Gbps的GTX串行收發(fā)器,通過(guò)了面向PCIe 2.0四通道Gen2配置的PCI-SIG兼容性與互操作性測試。

  上述兩款目標參考產(chǎn)品都為設計人員提供了成熟且高性能的平臺,支持他們進(jìn)行高級串行I/O設計應用,如有線(xiàn)通信系統、無(wú)線(xiàn)基礎設施,以及音頻、視頻、廣播、工業(yè)、車(chē)載信息娛樂(lè )、航空、防衛與高端客戶(hù)設備。

  通過(guò)連接目標設計平臺繼續大力支持PCI Express

  賽靈思對于PCI Express解決方案的支持歷經(jīng)8年多時(shí)間,充分展示了其在FPGA行業(yè)的領(lǐng)導地位。 賽靈思首先在其Virtex-5產(chǎn)品系列中,將獲得認證的PCIe 1.1版的模塊集成入可編程設備中,Virtex-6與Spartan-6 FPGA隨后也獲得了 PCI-SIG認證,進(jìn)一步加強了對于PCIe 的支持。 賽靈思一直致力于為開(kāi)發(fā)人員通過(guò)其FPGA提供最高性能的PCI Express接口,同時(shí)在設備中提供功耗最低的集成PCIe模塊。

  賽靈思的連接目標設計平臺支持在系列產(chǎn)品中(從主流到超高端)快速部署客戶(hù)的終端產(chǎn)品系統,讓客戶(hù)更加出色地構建高速串行I/O應用。賽靈始終思致力于通過(guò)其目標設計平臺提供連接開(kāi)發(fā)工具、方法、IP與支持。目標連接設計平臺將各種元素集合成為高效解決方案,將能夠支持有經(jīng)驗的用戶(hù)獲得更高效率,同時(shí)讓新用戶(hù)更加輕松地采用FPGA。

  現已上市的目標參考設計產(chǎn)品

  PCIe DMA-千兆以太網(wǎng)目標參考設計集成并包含在售價(jià)為1,995美元的賽靈思Spartan-6 FPGA 連接功能套件中。PCIe 10G DMA-XAUI目標參考設計集成并包含在售價(jià)為2,995美元的賽靈思Virtex-6 FPGA連接功能套件中。參考設計的評估版可以免費下載。欲了解有關(guān)Virtex-6 FPGA連接功能套件目標參考設計的更多信息,請訪(fǎng)問(wèn): {0>http://www.xilinx.com/V6ConnKit, and for the Spartan-6 FPGA Connectivity Kit, visit the website at:<}0{>http://www.xilinx.com/cn/V6ConnKit,如欲了解有關(guān)Spartan-6 FPGA連接功能套件的更多信息,請訪(fǎng)問(wèn): http://www.xilinx.com/cn/S6ConnKit..



關(guān)鍵詞: Xilinx FPGA Spartan Virtex

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>