歐洲低功耗納電子研究項目啟動(dòng)

      意法半導體宣布該公司被任命為歐洲新的集成電路研究項目CLEAN（anoCMOS 系統芯片泄漏功率控制）的負責人這個(gè)為期三年的研究項目是由歐洲委員會(huì )提供資金的，項目目標是探討65nm以下CMOS設計的泄漏電流的控制方法，延長(cháng)電池使用壽命，降低電子產(chǎn)品功耗。 


       隨著(zhù)65nm以下制造技術(shù)的芯片的快速發(fā)展，降低泄漏電流成為一個(gè)越來(lái)越重要的問(wèn)題。電路設計工程師承認，如果不能找到并采用一個(gè)適當的對策，泄漏電流將是影響下一代電路及系統呈現精彩紛呈的應用性能的主要障礙。 


       要想在市場(chǎng)上取得成功，進(jìn)而在65nm以下的芯片制造能力上居領(lǐng)先水平，如何降低泄漏電流著(zhù)一問(wèn)題，必須在設計范疇內得到解決，因為連續的改進(jìn)制造工藝無(wú)法克服下一代半導體產(chǎn)品不斷上升的泄漏電流。 


       在這個(gè)項目下開(kāi)發(fā)出來(lái)的新一代泄漏功率模型、設計方法及技術(shù)和原型ＥＤＡ（電子設計自動(dòng)化）工具可望能夠有效處理泄漏問(wèn)題，即便是在非常復雜的系統中，也能最大限度地降低功率泄漏。 


       在CLEAN項目?jì)?，ST將管理協(xié)調一個(gè)由14個(gè)歐洲合作伙伴組成的研發(fā)聯(lián)盟的全部活動(dòng)，這些成員組成了一個(gè)獨一無(wú)二的技術(shù)能力組合（半導體廠(chǎng)商、ＥＤＡ廠(chǎng)商和享譽(yù)全球的科研院所），同時(shí)，ＳＴ還可以適當地調配所需資源，以確保全部的項目目標都能取得成功。 


       “ CLEAN項目將有助于解決65nm以下技術(shù)節點(diǎn)的技術(shù)缺陷，特別是泄漏電流、制程變異性和可靠性低等技術(shù)難題，”CLEAN項目的負責人意法半導體先進(jìn)系統技術(shù)部研發(fā)項目經(jīng)理Roberto Zafalon表示，“這個(gè)項目的開(kāi)發(fā)成果將有助于降低下一代芯片的功耗，同時(shí)還能提高設計效率，進(jìn)而加強對這些芯片的更高復雜性的管理能力?！?nbsp;  

       CLEAN項目的開(kāi)發(fā)成果預計會(huì )跨躍從建模到優(yōu)化、從設計方案到設計方法及工具等低泄漏設計的不同層面。因為項目參與者的特殊的技術(shù)能力組合，以及歐洲委員會(huì )的大力支持，CLEAN的開(kāi)發(fā)成果將會(huì )給歐洲納電子行業(yè)在不同應用領(lǐng)域（如消費電子和ＥＤＡ工具）的進(jìn)步帶來(lái)巨大的商機。