<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > 賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件

賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件

作者: 時(shí)間:2009-12-08 來(lái)源:電子產(chǎn)品世界 收藏

  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(, Inc.)日前宣布,作為公司目標設計平臺最新一步的發(fā)展,賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化。目標設計平臺是賽靈思公司幫助開(kāi)發(fā)人員在設計時(shí)專(zhuān)注于產(chǎn)品創(chuàng )新與差異化的創(chuàng )新理念。這些面向-6 和 Spartan-6 系列的開(kāi)發(fā)平臺可大幅縮短實(shí)現最佳系統性能所需的時(shí)間,同時(shí)還確保片上系統 (SoC) 開(kāi)發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理、DSP,以及構建要求高速串行連接功能的系統,為設計團隊提供了專(zhuān)門(mén)針對設計流程而精心優(yōu)化的工具套件、全功能 IP 以及適合設計人員專(zhuān)業(yè)技術(shù)領(lǐng)域的通用的目標參考設計。

本文引用地址:http://dyxdggzs.com/article/100872.htm

  賽靈思平臺市場(chǎng)營(yíng)銷(xiāo)總監 Brent Przybus 指出:“每款新套件都提供了經(jīng)驗證的設計出發(fā)點(diǎn),設計人員借此可以加速產(chǎn)品上市進(jìn)程,同時(shí)還能獲得他們所需的工具,以確保能專(zhuān)注于產(chǎn)品的創(chuàng )新工作。我們?yōu)樵O計人員提供了全套精心優(yōu)化的開(kāi)發(fā)資源,可幫助他們快速啟動(dòng)設計工作,并最大限度地利用 -6 和 Spartan-6 系列的真正創(chuàng )新功能和特性。”

  套件充分利用FPGA器件功能與ISE設計套件創(chuàng )新

  上述套件既支持利用 -6 系列 面向高計算強度、高速、高密度 SoC 應用的設計開(kāi)發(fā),也支持利用 Spartan-6 系列 FPGA 面向注重性能、尺寸、功耗及成本的應用的設計開(kāi)發(fā)。每個(gè)套件都充分利用上述兩大 FPGA 系列內的重要功能,包括:帶有集成PCI Express® 端點(diǎn)模塊的低功耗高速串行收發(fā)器、集成存儲器控制器,以及具有前加法器和先進(jìn)控制功能的高級高性能數字信號處理芯片。

  ISE® 設計套件 11.4版本對每個(gè)套件都提供支持,為Spartan-6 FPGA設計降低25%的運行時(shí)間,為之前發(fā)布的大型、復雜和高度使用的Virtex-6 SOC設計降低30%的運行時(shí)間。

  所有套件配套提供可擴展的開(kāi)發(fā)板、全功能的領(lǐng)域專(zhuān)用 IP核、目標參考設計、設計樣例、完整的文檔和線(xiàn)纜等,使設計人員可立即啟動(dòng)開(kāi)發(fā)工作。經(jīng)全面驗證的目標參考設計是每個(gè)套件的核心,專(zhuān)門(mén)針對其支持的設計領(lǐng)域進(jìn)行了精心優(yōu)化,而且既可按其原樣直接使用,也可加以修改擴展后再使用??蛻?hù)還能獲得源代碼和仿真文件,用于在設計環(huán)境中構建自己的最終應用。

  這些套件建立在今年早些時(shí)候宣布推出的 Spartan-6 FPGA 和Virtex-6 FPGA 基礎評估套件的基礎之上,隨后賽靈思及其生態(tài)合作伙伴還將推出 DSP和市場(chǎng)專(zhuān)用,如 2009 年11 月已推出的 Virtex-6 FPGA 廣播連接套件。

  連接功能開(kāi)發(fā)

  連接包含目標參考設計,其將 FPGA 內的硬件模塊、賽靈思連接 IP 以及賽靈思聯(lián)盟計劃重要成員Northwest Logic公司的IP完美整合在一起,提供全面可擴展的 PCIe 到 XAUI 或千兆位以太網(wǎng)的橋接器??蛻?hù)可在 Virtex-6 FPGA 套件中選擇完全符合 PCIe gen 1 或 gen 2 x1、x2、x4 標準的版本,調整 DMA 設置以?xún)?yōu)化系統帶寬,從外部 DDR3 存儲器中讀/寫(xiě)數據,并鏈接到系統環(huán)境中的全 XAUI接口。Spartan-6 FPGA 套件幫助設計人員利用完整授權的Northwest Logic DMA引擎IP,將完全符合 PCIe gen 1 標準的接口與千兆位以太網(wǎng)相鏈接。這兩款套件幫助設計人員測量系統帶寬,優(yōu)化設置,以降低主機系統環(huán)境的功耗與成本。預先加載的目標參考設計經(jīng)過(guò)精心優(yōu)化,可展示采用最高運行頻率達 250MHz的四個(gè)不同時(shí)鐘域的全功能連接系統。


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>