佳能首臺納米壓印設備正式出貨！

2024年9月26日，佳能公司宣布，已于9月26日向總部位于美國德克薩斯州的半導體聯(lián)盟——德克薩斯電子研究所 （TIE） 運送其最先進(jìn)的納米壓印光刻 （NIL） 系統FPA-1200NZ2C 。

在2023年10月13日，佳能正式發(fā)布了全球首款NIL系統FPA-1200NZ2C，成為了全球首個(gè)將采用 NIL 技術(shù)的半導體制造系統商業(yè)化的公司，該技術(shù)以不同于傳統投影曝光技術(shù)的方法形成電路圖案。

傳統的光刻設備通過(guò)將電路圖案投射到涂有光刻膠的晶圓上來(lái)轉移電路圖案，而新產(chǎn)品通過(guò)將印有電路圖案的掩模像郵票一樣壓入晶圓上的光刻膠來(lái)實(shí)現。由于它的電路圖案轉移過(guò)程不經(jīng)過(guò)光學(xué)機構，因此可以在晶圓上忠實(shí)地再現掩模上的精細電路圖案。新系統降低了功耗和成本，可實(shí)現最小線(xiàn)寬為14nm的圖形化，相當于5nm節點(diǎn)。

當下的5nm制程的先進(jìn)半導體制造設備市場(chǎng)，則由ASML的EUV光刻機所壟斷，單臺價(jià)格約1.5億美元。對于接下來(lái)更為先進(jìn)的2nm及以下制程的芯片，ASML也推出了成本更為高昂的High-NA EUV光刻機，單臺價(jià)格高達3.5億歐元，這也使得尖端制程所需的成本越來(lái)越高。

相比之下，佳能的目前NIL技術(shù)將可以使得芯片制造商不依賴(lài)于EUV光刻機就能生產(chǎn)最小5nm制程節點(diǎn)的邏輯半導體。佳能半導體設備業(yè)務(wù)部長(cháng)巖本和德此前還曾表示，如果改進(jìn)光罩，NIL甚至可以生產(chǎn)2nm先進(jìn)制程的芯片。佳能的納米壓印技術(shù)或許將有機會(huì )幫助佳能縮小其與ASML的差距。

更為關(guān)鍵的是，佳能的納米壓印設備成本和制造成本都遠低于A(yíng)SML的EUV光刻機。巖本和德表示，客戶(hù)的成本因條件而異，據估算1次壓印工序所需要的成本，有時(shí)能降至傳統曝光設備工序的一半。而且，因為納米壓印設備的規模較小，在研發(fā)等用途方面也更容易引進(jìn)。據了解，采用納米壓印技術(shù)，將可使得整體的設備投資降低至EUV光刻產(chǎn)線(xiàn)設備的40%水平。

雖然佳能并未公布其納米壓印設備的定價(jià)，但是，佳能CEO御手洗富士夫此前曾表示，該公司的納米壓印設備的“價(jià)格將比ASML的EUV光刻機低一位數（即僅有10%）”。

根據佳能最新的官方新聞稿顯示，其首臺 FPA-1200NZ2C 將在 TIE 被用于先進(jìn)半導體的研發(fā)和原型的生產(chǎn)。

據介紹，TIE 是一個(gè)半導體聯(lián)盟，成立于 2021 年，得到了德克薩斯大學(xué)奧斯汀分校的支持。它由州和地方政府、半導體公司、國家研究機構和其他實(shí)體組成。TIE 提供對半導體研發(fā)計劃和原型設計設施的開(kāi)放訪(fǎng)問(wèn)，以幫助解決與先進(jìn)半導體技術(shù)（包括先進(jìn)封裝技術(shù)）相關(guān)的問(wèn)題。

不過(guò)，需要指出的是，NIL是完全不同于光刻技術(shù)的全新路徑，因此它與現有的基于DUV或EUV光刻的產(chǎn)線(xiàn)是不兼容的，也就是說(shuō)現有的大型芯片制造商無(wú)法再現有產(chǎn)線(xiàn)中直接使用NIL技術(shù)，需要重新建立全新的生產(chǎn)線(xiàn)，顯然這將成為阻礙NIL技術(shù)推廣的一個(gè)因素。這也使得佳能的NIL設備的初期的客戶(hù)主要來(lái)源于研究機構、科研院校等。

另外，相對于擁有數十層不同電路結構的邏輯半導體來(lái)說(shuō)，存儲芯片由于存在多層重復的電路，更適合利用NIL技術(shù)來(lái)進(jìn)行制造，這也是為什么此前傳聞SK海力士、鎧俠、美光等存儲芯片廠(chǎng)商都對NIL設備感興趣的原因。

佳能表示，其將繼續推進(jìn)使用納米壓印光刻系統進(jìn)行半導體制造的研究和開(kāi)發(fā)，為半導體制造技術(shù)的發(fā)展做出貢獻。

編輯：芯智訊-浪客劍