<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> wishbone

基于Wishbone和端點(diǎn)IP的PCIE接口設計

  • 摘要:介紹了FPGA內嵌的PCI Express硬核端點(diǎn)模塊和Wishbone片上總線(xiàn)規范。應用VHDL語(yǔ)言,編程實(shí)現了Wishbone總線(xiàn)的主從端口,以及TLP包的編碼和解碼功能。在FPGA上運行程序并使用Chipscope測試時(shí)序波形,驗證了接口數
  • 關(guān)鍵字: Wishbone  PCIE  接口設計    

基于片內WISHBONE總線(xiàn)的高速緩存一致性實(shí)現

  • 基于片內WISHBONE總線(xiàn)的高速緩存一致性實(shí)現,摘要:基于IP可重用的設計方法,利用WISHBONE總線(xiàn)協(xié)議,把兩個(gè)已成功開(kāi)發(fā)出的具有自主知識產(chǎn)權的THUMP內核在一個(gè)芯片上,實(shí)現了片上多處理器FPGA。開(kāi)發(fā)重點(diǎn)是實(shí)現基于片內WISHBONE總線(xiàn)的高速緩存一致性協(xié)議。關(guān)鍵詞:
  • 關(guān)鍵字: 一致性  實(shí)現  高速  總線(xiàn)  WISHBONE  基于  

基于FPGA的SDX總線(xiàn)與Wishbone總線(xiàn)接口設計

  • 摘要 針對機載信息采集系統可靠性、數據管理高效性以及硬件成本的需求,介紹了基于硬件描述語(yǔ)言Verilog HDL設計的SDX總線(xiàn)與Wishbo ne總線(xiàn)接口轉化的設計與實(shí)現,并通過(guò)Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺上綜
  • 關(guān)鍵字: Wishbone  FPGA  SDX  總線(xiàn)    

基于Wishbone總線(xiàn)的UART IP核設計

  • 摘要:介紹了一種基于Wishbone總線(xiàn)的UART IP核的設計方法。該設計采用了自頂向下的模塊化劃分和有限狀態(tài)機相結合的方法,由于其應用了標準的Wishbone總線(xiàn)接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證
  • 關(guān)鍵字: IP  設計  UART  總線(xiàn)  Wishbone  基于  

Altium推出最新版一體化電子產(chǎn)品設計解決方案

  •   日前,Altium 宣布推出擁有 100 多項新特性的最新版一體化電子產(chǎn)品設計解決方案,從而使截然不同的設計領(lǐng)域進(jìn)一步實(shí)現了關(guān)聯(lián)融合。   首次實(shí)現與機械領(lǐng)域的真正協(xié)作   電子產(chǎn)品通常需要某種形式的包裝與外殼,但傳統上電子設計人員與機械設計人員之間鮮有聯(lián)系。要將電子產(chǎn)品放進(jìn)機械外殼中,過(guò)去更多是靠運氣,而非通過(guò)良好的管理來(lái)實(shí)現。   Altium 推出了一款可真正解決這些問(wèn)題的高效解決方案,能將電子設計 (ECAD) 與外殼的機械設計 (MCAD) 工作相互匹配聯(lián)系,徹底改變了現狀。如今,電子
  • 關(guān)鍵字: Altium  電子產(chǎn)品  ECAD  MCAD  FPGA  wishbone  

基于Wishbone片上總線(xiàn)的PCI Bridge核的研究和應

  • 討論了PCI主橋的應用和Wishbone片上總線(xiàn)技術(shù),詳細介紹了基于Wishbone總線(xiàn)的PCI Bridge核的功能、內部結構和操作方式。實(shí)驗證明,在PCI系統中使用PCI Bridge核進(jìn)行開(kāi)發(fā)設計,電路簡(jiǎn)潔,使用方便靈活。
  • 關(guān)鍵字: Bridge  研究  PCI  總線(xiàn)  Wishbone  基于  
共6條 1/1 1

wishbone介紹

您好,目前還沒(méi)有人創(chuàng )建詞條wishbone!
歡迎您創(chuàng )建該詞條,闡述對wishbone的理解,并與今后在此搜索wishbone的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>