實(shí)驗18:秒表計數器
實(shí)驗目的
實(shí)驗任務(wù)
設計簡(jiǎn)單秒表(60進(jìn)制),并要求帶啟動(dòng)、復位、暫停功能。
本文引用地址:http://dyxdggzs.com/article/202310/451446.htm實(shí)驗原理
如下所示,秒表(60進(jìn)制)即顯示從00到59循環(huán)跳轉計數。并且通過(guò)開(kāi)關(guān)設置,達到復位至00,任意時(shí)刻暫停和啟動(dòng)的功能。我們通過(guò)將開(kāi)發(fā)板的12M晶振分頻(參考分頻程序)出1Hz的計時(shí)頻率,實(shí)現秒鐘的效果。將clk_1s的上升沿作為觸發(fā)信號計時(shí)。通過(guò)開(kāi)發(fā)板上的按鍵開(kāi)關(guān)置零,實(shí)現復位功能。通過(guò)撥碼開(kāi)關(guān)置1或0,實(shí)現暫停和啟動(dòng)的功能。
Verilog HDL建模描述
秒表計數器程序清單counter60.v
module counter60 (input wire clk,rst, //時(shí)鐘和復位輸入 input wire key, //啟動(dòng)暫停按鍵 output wire [8:0] segment_led_1,segment_led_2 //數碼管輸出 ); wire clk1h; //1秒時(shí)鐘 reg [7:0] cnt; //計時(shí)計數器 reg flag; //啟動(dòng)暫停標志 divide # //例化分頻器產(chǎn)生1秒時(shí)鐘信號 ( .WIDTH(24), .N(12_000_000) ) u1 ( .clk(clk), .rst_n(rst), .clkout(clk1h) ); always @(posedge clk) //產(chǎn)生標志信號 if(!rst) flag = 1'b0; else if(!key) flag = ~flag; else flag = flag;always @(posedge clk1h ) //產(chǎn)生60進(jìn)制計數器 begin //數碼管顯示要按照十進(jìn)制的方式顯示 if(!rst) cnt <= 8'h00; //復位初值顯示00 else if(flag) begin if(cnt[3:0] == 4'd9) //個(gè)位滿(mǎn)九? begin cnt[3:0] <= 4'd0; //個(gè)位清零 if(cnt[7:4] == 4'd5 ) //十位滿(mǎn)五? cnt[7:4] <= 4'd0; //個(gè)位清零 else cnt[7:4] <= cnt[7:4] + 1'b1; //十位加一 end else cnt[3:0] <= cnt[3:0] + 1'b1; //個(gè)位加一 end else cnt <= cnt; end segment u2 ( .seg_data_1 (cnt[7:4]), //seg_data input .seg_data_2 (cnt[3:0]), //seg_data input .segment_led_1 (segment_led_1), //MSB~LSB = SEG,DP,G,F,E,D,C,B,A .segment_led_2 (segment_led_2) //MSB~LSB = SEG,DP,G,F,E,D,C,B,A ); endmodule
其中例化的模塊還包括分頻模塊程序divide.v和數碼管segment.v
實(shí)驗步驟
開(kāi)發(fā)板上的兩個(gè)顯示數碼管從00至59循環(huán)累加。當按鍵開(kāi)關(guān)L14按下時(shí),計數器復位。在計數過(guò)程中,按一次M13計數暫停,再按一次M13正常計數。我們可以通過(guò)暫停清零啟動(dòng)的過(guò)程達到秒表計數功能。
評論