<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

利用FPGA IP平臺引進(jìn)微控制器系統級芯片

  • 工業(yè)設計人員所面對的上市時(shí)間壓力從未如此巨大。不論是設計網(wǎng)絡(luò )接口、電機控制器、邏輯控制器、通信系統、或任何數以百計的工業(yè)應用,FPGA結合種類(lèi)繁多的可用IP正成為工業(yè)設計的優(yōu)選方案。就上市時(shí)間、執行的靈活性及未來(lái)的產(chǎn)品廢棄過(guò)時(shí)等因素而言,FPGA較ASSP和ASIC解決方案具有更多優(yōu)勢。
  • 關(guān)鍵字: 微控制器  IP平臺  FPGA  系統級芯片  

基于FPGA的8051微控制器接口實(shí)現

  • 本設計充分利用了Vertex器件的LUTs(Look-Up Tables)替代觸發(fā)器和基本門(mén)電路搭建乘法器和加法器這兩個(gè)顯著(zhù)的結構特點(diǎn),節省了大量的觸發(fā)器資源,增加了器件利用率、布通率,DLL的運用降低了布線(xiàn)延遲,實(shí)現了通信的完全同步。筆者采用Xilinx公司的FPGA芯片自行設計了8051IP核與外圍設備的接口,完成了8051與外圍設備之間的通信功能,并且源代碼中的參數可調,可作為IP軟核提供給8051開(kāi)發(fā)用戶(hù)。
  • 關(guān)鍵字: 微控制器  8051  FPGA  接口實(shí)現  

基于FPGA電火花加工脈沖電源設計

  • 本文在EDM機理與嵌入式技術(shù)領(lǐng)域最新研究成果的基礎上,針對目前微細EDM加工中電源的研究現狀,提出了一種新型的智能型EDM脈沖電源,該電源的脈間精度可以達到0.2μs,是一般的分立軟件和集成電路所不能達到的,脈寬,脈間的大小可參數話(huà),這些設置都是在軟件中進(jìn)行,并且采用FPGA設計具有可進(jìn)行更新,保密性好。
  • 關(guān)鍵字: 電火花  脈沖電源  FPGA  

如何采用SystemVerilog來(lái)改善基于FPGA的ASIC原型

  • ASIC在解決高性能復雜設計概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險的,如90nm ASIC/SoC設計大約需要2000萬(wàn)美元開(kāi)發(fā)成本.為了降低成本,現在可采用FPGA來(lái)實(shí)現ASIC.但是,但ASIC集成度較大時(shí),需要幾個(gè)FPGA來(lái)實(shí)現,這就需要考慮如何來(lái)連接ASIC設計中所有的邏輯區塊.采用SystemVerilog,可以簡(jiǎn)化這一問(wèn)題.
  • 關(guān)鍵字: SystemVerilog  ASIC  FPGA  

基于FPGA技術(shù)的IDE硬盤(pán)接口的設計

  • 本文介紹了一種基于FPGA技術(shù)的IDE硬盤(pán)接口的設計。該卡提供兩個(gè)符合ATA-6規范的接口,采用FPGA實(shí)現了兩套IDE接口功能,設計支持PIO和Ultra DMA傳輸模式,文章側重于介紹用FPGA實(shí)現IDE接口協(xié)議的具體方法。
  • 關(guān)鍵字: 硬盤(pán)  IDE接口  FPGA  

基于FPGA的視頻傳輸流發(fā)送系統設計

  • 在目前的廣播電視系統中ASI接口是使用非常廣泛的一種接口形式,該接口隨同SPI一起被歐洲電信標準化協(xié)會(huì )(ETSI)制訂,以使不同廠(chǎng)家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設計方案以FPGA為核心器件,制作出了SPI-ASI接口轉換器。這套方案成本較低,利用FPGA的可編程性,硬件的升級較容易。
  • 關(guān)鍵字: 視頻傳輸流  編碼模塊  FPGA  FIFO模塊  

針對微控制器應用的FPGA實(shí)現

  • 當你打開(kāi)任何智能電子設備(從老式的電視遙控器到全球定位系統),會(huì )發(fā)現幾乎所有的設備都至少采用了一個(gè)微控制器(MCU),很多設備里還會(huì )有多個(gè)微控制器。MCU往往被用于專(zhuān)用的終端產(chǎn)品或設備中,它能夠很好地完成特殊任務(wù)。另一方面,PC的大腦,即微處理器被設計用于實(shí)現許多通用的功能。微控制器可用于降低成本,加固工業(yè)和自動(dòng)化應用,將其嵌入FPGA中時(shí),還可以通過(guò)重新編程迅速改變功能。這種靈活性使得單個(gè)設備可應用于接口標準不同的多個(gè)市場(chǎng)。
  • 關(guān)鍵字: 微控制器  SRAM  FPGA  

基于FPGA的高速數字隔離型串行ADC及其工程應用

  • 目前,逆變器在很多領(lǐng)域有著(zhù)越來(lái)越廣泛地應用。對逆變器的研究具有十分重要的意義和廣闊的工程應用前景。常見(jiàn)逆變技術(shù)的控制方法大致分為開(kāi)環(huán)控制的載波調制方法和閉環(huán)控制的跟蹤控制方法。跟蹤控制方法屬于閉環(huán)控制,閉環(huán)反饋中的檢測環(huán)節需要與高壓主電路相互隔離,避免高壓側電磁噪聲對控制電路的竄擾。高性能的跟蹤型逆變器對反饋量的實(shí)時(shí)性要求很高,因此要求反饋環(huán)節具有高速隔離傳輸模擬信號的能力。
  • 關(guān)鍵字: 數字隔離型  串行ADC  FPGA  工程應用  

基于FPGA的USB側音測距信號發(fā)生器設計

  • 隨著(zhù)我國航天技術(shù)的不斷進(jìn)步,深空測距技術(shù)受到越來(lái)越多的關(guān)注。在深空測距系統中,中頻信號發(fā)生器對系統性能有著(zhù)重要的意義。在USB(統一S頻段)系統中,原有的模擬電路實(shí)現的發(fā)射模塊存在性能不完善、輸入動(dòng)態(tài)范圍小、可控性能差、不能適應中心頻率大范圍變化、體積大等問(wèn)題,為了解決上述問(wèn)題,可在一個(gè)標準化通用數字調制信號發(fā)生器的平臺上,通過(guò)外圍的控制電路,實(shí)現對載波中心頻率、輸出功率、調相指數、測距音通/斷控制等參數的改變。
  • 關(guān)鍵字: PLD  USB  測距  D/A  FPGA  

FPGA系列相關(guān)圖書(shū)介紹

基于FPGA的視頻監控系統中多畫(huà)面處理器的設計

  • 近年來(lái),隨著(zhù)視頻監控系統在各個(gè)領(lǐng)域的廣泛應用,作為視頻監近系統組成之一的多畫(huà)面處理器的應用也愈來(lái)愈普遍。如使用一臺九畫(huà)面處理器,則可在一臺監視器上同時(shí)監控9個(gè)目標,只需使用一臺錄像機便可對9路視頻信號同時(shí)實(shí)時(shí)錄像。目前多畫(huà)面處理器有黑白/彩色四、九、十六畫(huà)面處理器等6種類(lèi)型。一般說(shuō)來(lái),多畫(huà)面處理器除了有畫(huà)面分割功能外,還須有視頻信號切換及報警功能。
  • 關(guān)鍵字: 處理器  FPGA  多畫(huà)面  單片機  視頻監控  設計  

可編程邏輯器件設計技巧

FPGA開(kāi)發(fā)板快速教程(二)

  • PLD是可編程邏輯器件(Programable Logic Device)的簡(jiǎn)稱(chēng),FPGA是現場(chǎng)可編程門(mén)陣列(Field Programable Gate Array)的簡(jiǎn)稱(chēng),兩者的功能基本相同,只是實(shí)現原理略有不同,所以我們有時(shí)可以忽略這兩者的區別,統稱(chēng)為可編程邏輯器件或PLD/FPGA。
  • 關(guān)鍵字: 基本教程  PLD  FPGA  可編程邏輯  

基于FPGA滑動(dòng)相關(guān)法偽碼捕獲的實(shí)現

  •   對于碼分多址的擴頻通信方式而言,只有當接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時(shí),有用的信息才能被解出。因此,擴頻序列相位的捕獲與跟蹤是擴頻通信系統的關(guān)鍵,而偽碼序列相位的捕獲尤為重要?;瑒?dòng)相關(guān)法是常用的方法之一。擴頻通信系統要求實(shí)時(shí)性,以及較高的數據處理速度,這正是FPGA的優(yōu)勢。所以在擴頻通信系統中,大量應用FPGA芯片作為前級處理芯片。
  • 關(guān)鍵字: 擴頻通信  多址  FPGA  滑動(dòng)相關(guān)法  

FPGA開(kāi)發(fā)板快速教程(一)

  • FPGA在復雜邏輯電路以及數字信號處理領(lǐng)域中扮演者越來(lái)越重要的角色,SOC(片上系統)以其低功耗,高性能,低成本,高可靠性等優(yōu)點(diǎn)成為嵌入式系統的發(fā)展趨勢。作為一個(gè)簡(jiǎn)明的教程,主要宗旨是讓初學(xué)者快速地了解FPGA/SOPC(可編程片上系統)開(kāi)發(fā)的流程。目前IT技術(shù)的發(fā)展可以說(shuō)是一日千里,以本人的觀(guān)點(diǎn)來(lái)講,如果希望在電子設計領(lǐng)域有所作為,則必須具備快速掌握新技術(shù)的能力。
  • 關(guān)鍵字: SOPC  FPGA  快速教程  開(kāi)發(fā)板  
共6410條 62/428 |‹ « 60 61 62 63 64 65 66 67 68 69 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>