<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

萊迪思推出全新Certus-NX,重新定義低功耗通用FPGA

  • ?萊迪思半導體公司?,低功耗可編程器件的領(lǐng)先供應商,近日宣布推出全新Lattice Certus?-NX系列FPGA。該系列器件在通用FPGA市場(chǎng)上擁有領(lǐng)先的IO密度,每平方毫米的IO密度最高可達同類(lèi)FPGA競品的兩倍。Certus-NX FPGA擁有卓越的低功耗、小尺寸、高可靠性和瞬時(shí)啟動(dòng)等特性,支持高速PCI Express(PCIe)和千兆以太網(wǎng)接口,可實(shí)現數據協(xié)同處理、信號橋接和系統控制。Certus-NX FPGA面向從自動(dòng)化工業(yè)設備中的數據處理到通信基礎設施中的系統管理等一
  • 關(guān)鍵字: FPGA  低功耗  

Intel宣布首款AI優(yōu)化Stratix 10 NX FPGA

  •   Intel這幾年全力投入AI人工智能,尤其在數據中心市場(chǎng),擁有業(yè)內最完整的解決方案,Xeon CPU、Xe GPU(開(kāi)發(fā)中)、Agilex FPGA、Movidius、Habana、eASIC……等等不一而足,可以靈活應對各種不同的工作負載,實(shí)現最優(yōu)化加速?! 〗裉?,Stratix 10 FPGA家族迎來(lái)了最新成員“Stratix 10 NX”,號稱(chēng)第一款專(zhuān)為AI優(yōu)化的FPGA,通過(guò)定制硬件集成了高性能AI,可帶來(lái)高帶寬、低延遲的A
  • 關(guān)鍵字: Intel  AI  Stratix  FPGA  

萊迪思FPGA軟件方案Propel支持RISC-V IP低功耗設計

  • 低功耗FPGA大廠(chǎng)萊迪思半導體(Lattice Semiconductor)近日推出全新FPGA軟件解決方案Lattice Propel,提供擴充RISC-V IP及更多類(lèi)型周邊組件的IP函式庫,并以「按建構逐步校正」(correct-by-construction)開(kāi)發(fā)工具協(xié)助設計工作,進(jìn)一步實(shí)現FPGA開(kāi)發(fā)自動(dòng)化。萊迪思最新推出的Lattice Propel開(kāi)發(fā)工具包含兩大特色:IP整合工具Lattice Propel Builder,以及軟件開(kāi)發(fā)工具Lattice Propel SDK。Lattic
  • 關(guān)鍵字: 萊迪思  FPGA  Propel   RISC-V  

英特爾推出業(yè)界領(lǐng)先的AI與數據分析平臺,全新處理器、內存、存儲、FPGA解決方案集體亮相

  • 英特爾公司近日正式發(fā)布第三代英特爾?至強?可擴展處理器及全新的AI軟硬件產(chǎn)品組合,旨在進(jìn)一步助力客戶(hù)在數據中心、網(wǎng)絡(luò )及智能邊緣環(huán)境中加速開(kāi)發(fā)和部署AI及數據分析工作負載。作為業(yè)界首個(gè)內置bfloat16支持的主流服務(wù)器處理器,第三代英特爾?至強?可擴展處理器能夠幫助圖像分類(lèi)、推薦引擎、語(yǔ)音識別和語(yǔ)言建模等應用的AI推理和訓練更簡(jiǎn)便地部署在通用CPU上。英特爾公司副總裁兼至強處理器與存儲事業(yè)部總經(jīng)理Lisa Spelman表示:“快速部署AI和數據分析對當今各類(lèi)企業(yè)至關(guān)重要。英特爾一直致力于不斷強化處理器的
  • 關(guān)鍵字: AI  FPGA  IoT  IDC  

FPGA,新基建的“芯”推力

  • 新基建是數字技術(shù)的基礎設施,具有發(fā)展速度快、技術(shù)含量高等特點(diǎn),隨著(zhù)新技術(shù)新應用層出不窮,其對計算、架構、協(xié)議、接口的動(dòng)態(tài)更新提出了新的需求,因此,對底層芯片提出了新的考驗。FPGA具有軟硬件可編程、接口靈活、高性能等優(yōu)勢,能夠滿(mǎn)足高新技術(shù)對于計算和連接的需求。那么,新基建將為FPGA帶來(lái)哪些市場(chǎng)增量?又將提出怎樣的技術(shù)挑戰?我國FPGA企業(yè)該如何抓住新基建帶來(lái)的發(fā)展機遇?新基建將大幅拉動(dòng)FPGA新需求新基建是以技術(shù)創(chuàng )新和信息網(wǎng)絡(luò )為基礎,來(lái)推動(dòng)基礎設施體系的數字轉型、智能升級以及融合創(chuàng )新等。在原型設計、協(xié)議
  • 關(guān)鍵字: FPGA  新基建  基礎設施  

屢被制裁,俄尖端武器卻為何沒(méi)有“芯片危機”?

  • 俄羅斯經(jīng)受了西方一輪又一輪的制裁,卻仍能在芯片短板之下推出一批又一批的尖端武器,那么,沒(méi)有高端芯片對武器先進(jìn)性影響究竟多大?俄采取了哪些措施彌補沒(méi)有高端芯片帶來(lái)的缺陷呢?
  • 關(guān)鍵字: 芯片  DSP  FPGA  

貿澤電子宣布與Trenz Electronic簽訂全球分銷(xiāo)協(xié)議

  • 專(zhuān)注于引入新品的全球電子元器件授權分銷(xiāo)商貿澤電子? (?Mouser Electronics?)? 近日與?Trenz Electronic?簽署了全球分銷(xiāo)協(xié)議。Trenz Electronic是工業(yè)級多處理器片上系統 (MPSoC) 模塊化系統(SoM) 制造商,簽約后,貿澤將分銷(xiāo)Trenz Electronic公司基于Xilinx FPGA的一系列工業(yè)級MPSoC SoM。這些精選的SoM作為高性能解決方案,為所有板載電壓提供強大的開(kāi)關(guān)&nb
  • 關(guān)鍵字: MPSoC  SoM  FPGA  

時(shí)鐘芯片在5G中的重要作用

  •   James?Wilson?(Silicon?Labs時(shí)鐘產(chǎn)品總經(jīng)理)  1 從時(shí)鐘角度看5G的特點(diǎn)  為了在全球范圍內提供5G網(wǎng)絡(luò )連接和覆蓋,服務(wù)提供商們正在部署更多的無(wú)線(xiàn)設備,從大容量的宏基站到專(zhuān)注于擴展網(wǎng)絡(luò )覆蓋范圍的小基站和毫米波解決方案。與4G網(wǎng)絡(luò )將射頻和基帶處理放在一起不同,5G將這些資源分布在整個(gè)網(wǎng)絡(luò )中,因此需要更大容量、更低延遲的前傳和回傳解決方案。如此廣泛的應用需要大量的時(shí)鐘發(fā)生器、時(shí)鐘緩沖器、時(shí)鐘去抖芯片、網(wǎng)絡(luò )同步器和振蕩器,來(lái)提供必要的時(shí)鐘發(fā)生和分配功能。此外,5G網(wǎng)絡(luò )有一個(gè)共同的需
  • 關(guān)鍵字: 202006  Silicon Labs  FPGA  

生而為速,Xilinx專(zhuān)為聯(lián)網(wǎng)和存儲加速優(yōu)化推出全新 Virtex UltraScale+ VU23P FPGA

  • 自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)近日宣布推出專(zhuān)為聯(lián)網(wǎng)和存儲加速而優(yōu)化的 UltraScale+??FPGA 產(chǎn)品系列最新成員??Virtex??UltraScale+??VU23P FPGA?,通過(guò)獨特方式綜合多種資源,實(shí)現了更高效率數據包處理和可擴展的數據帶寬,致力于為聯(lián)網(wǎng)和存儲應用突破性的性能。在數據指數級增長(cháng)對智能化、靈活應變的網(wǎng)絡(luò )和數據中心解決方案提出極高要求的今天,全新 VU23P FPGA
  • 關(guān)鍵字: RAM  FPGA  

Teledyne e2v開(kāi)發(fā)高速數據轉換平臺,以配合最新的Xilinx現場(chǎng)可編程門(mén)陣列器件

  • 近日,為響應可編程邏輯技術(shù)的不斷發(fā)展,Teledyne e2v進(jìn)一步增強了其?數據轉換器?產(chǎn)品組合以及支持它們運作的高速SERDES技術(shù)。為了輔助Xilinx熱門(mén)產(chǎn)品20nm Kintex UltraScale KU060 FPGA,Teledyne-e2v現在可提供高度優(yōu)化的多通道模數轉換器(ADC)和數模轉換器(DAC)解決方案。它們有各種不同等級類(lèi)別可供選擇,最高級別是高可靠性耐輻射的宇航級,適用于衛星通信、地球觀(guān)測、導航和科學(xué)任務(wù)。每個(gè)新的數據轉換器都可以通過(guò)其集成的?
  • 關(guān)鍵字: ADC  DAC  FPGA  

萊迪思Nexus技術(shù)平臺:重新定義低功耗、小尺寸FPGA

  • 目錄第一部分|?萊迪思Nexus重新定義低功耗FPGA第二部分|?萊迪思Nexus加速AI處理性能第三部分|?萊迪思Nexus FPGA提供高穩定性第四部分|?小尺寸不在話(huà)下第五部分|?萊迪思Nexus技術(shù)平臺提供完善的系統解決方案第六部分|推出首款基于萊迪思Nexus的FPGA:CrossLink第七部分|?結論物聯(lián)網(wǎng)AI、嵌入式視覺(jué)、硬件安全、5G通信、工業(yè)和汽車(chē)自動(dòng)化等新興應用正在重新定義開(kāi)發(fā)人員設計網(wǎng)絡(luò )邊緣產(chǎn)品的硬件要求。為了支持這些應用
  • 關(guān)鍵字: PCB  FPGA  

國微思爾芯發(fā)布全球首款FPGA驗證仿真云系統Prodigy Cloud System

  • 國微思爾芯(“S2C”), 全球領(lǐng)先的前端電子設計自動(dòng)化 (EDA) 供應商, 發(fā)布全球首款FPGA驗證仿真云系統 Prodigy Cloud System。這是為下一代 SoC 設計驗證需要而特別開(kāi)發(fā)的驗證仿真云系統,支持業(yè)界最大容量的 FPGA 元件 Xilinx Virtex? UltraScale? VU440 和 Intel? Stratix? 10 GX 10M, 可因需求擴充搭載的容量, 不受時(shí)間、地點(diǎn)的限制, 大幅縮短復雜 SoC的設計驗證流程。
  • 關(guān)鍵字: 國微思爾芯  FPGA  Prodigy Cloud System  

國微思爾芯發(fā)布全球首款FPGA驗證仿真云系統Prodigy Cloud System

  • 國微思爾芯(“S2C”), 全球領(lǐng)先的前端電子設計自動(dòng)化 (EDA) 供應商, 發(fā)布全球首款FPGA驗證仿真云系統 Prodigy Cloud System。這是為下一代 SoC 設計驗證需要而特別開(kāi)發(fā)的驗證仿真云系統,支持業(yè)界最大容量的 FPGA 元件 Xilinx Virtex? UltraScale? VU440 和 Intel? Stratix? 10 GX 10M, 可因需求擴充搭載的容量, 不受時(shí)間、地點(diǎn)的限制, 大幅縮短復雜 SoC的設計驗證流程。
  • 關(guān)鍵字: 國微思爾  FPGA  Prodigy Cloud System  

一種提高微顯示器顯示分辨率的動(dòng)態(tài)子像素組合方法及FPGA實(shí)現

  •   胡子輝,黃嵩人,陳奕星(1.湘潭大學(xué)物理與光電學(xué)院,湖南省,湘潭市,411105;2.南京芯視元電子有限公司?南京市)  摘?要:增強現實(shí)(AR)技術(shù)是一種將虛擬信息與真實(shí)世界巧妙融合的技術(shù),被視為智能手機之后的下一代終端形態(tài)。增強現實(shí)其中的一個(gè)關(guān)鍵技術(shù)就是微顯示技術(shù),目前微顯示技術(shù)發(fā)展的瓶頸在于如何使顯示芯片尺寸做小而分辨率做高。本文提出了一種提高顯示分辨率的動(dòng)態(tài)子像素組合方法,并在現場(chǎng)可編程邏輯門(mén)陣列(FPGA)上實(shí)現電路。通過(guò)對原圖像進(jìn)行數據處理,將一幀原圖像分成跟顯示屏物理分辨率一致的四個(gè)子幀
  • 關(guān)鍵字: 202005  增強現實(shí)  微顯示  分辨率  FPGA  

實(shí)測!AlexNet卷積核在FPGA占90%資源仍跑750MHz 算力達288萬(wàn)張圖像/秒

  • 本文將重點(diǎn)描述基于A(yíng)lexNet的2D卷積核的實(shí)例應用。
  • 關(guān)鍵字: MLP  FPGA  
共6410條 23/428 |‹ « 21 22 23 24 25 26 27 28 29 30 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>