<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

深度學(xué)習首選GPU還是FPGA?

  •   人工智能  人工智能(Artificial Intelligence),英文縮寫(xiě)為AI。它是研究、開(kāi)發(fā)用于模擬、延伸和擴展人的智能的理論、方法、技術(shù)及應用系統的一門(mén)新的技術(shù)科學(xué)?! ∪斯ぶ悄苁怯嬎銠C科學(xué)的一個(gè)分支,它企圖了解智能的實(shí)質(zhì),并生產(chǎn)出一種新的能以人類(lèi)智能相似的方式做出反應的智能機器,該領(lǐng)域的研究包括機器人、語(yǔ)言識別、圖像識別、自然語(yǔ)言處理和專(zhuān)家系統等。人工智能從誕生以來(lái),理論和技術(shù)日益成熟,應用領(lǐng)域也不斷擴大,可以設想,未來(lái)人工智能帶來(lái)的科技產(chǎn)品,將會(huì )是人類(lèi)智慧的“容器”?! ∪斯ぶ悄芸?/li>
  • 關(guān)鍵字: GPU  FPGA  

英特爾培育FPGA生態(tài),加速智能產(chǎn)業(yè)創(chuàng )新 英特爾FPGA中國創(chuàng )新中心揭幕儀式暨2018 FPGA國際創(chuàng )新峰會(huì )在渝舉行

  • 2018年12月19日,“英特爾FPGA中國創(chuàng )新中心”(簡(jiǎn)稱(chēng):創(chuàng )新中心)今天在重慶舉辦了盛大的揭幕儀式,英特爾主辦的2018 FPGA國際創(chuàng )新峰會(huì )(簡(jiǎn)稱(chēng):創(chuàng )新峰會(huì ))也同期舉行。英特爾與重慶市人民政府及產(chǎn)業(yè)合作伙伴將以全球領(lǐng)先的FPGA創(chuàng )新中心為基地,深度聚集產(chǎn)業(yè)資源,加速以FPGA為核心的全球化科技創(chuàng )新,推進(jìn)相關(guān)產(chǎn)業(yè)落地和培養創(chuàng )新人才,促進(jìn)中國FPGA創(chuàng )新生態(tài)健康蓬勃發(fā)展。
  • 關(guān)鍵字: FPGA  國際創(chuàng )新峰會(huì )  產(chǎn)業(yè)創(chuàng )新  

國內存儲芯片迎來(lái)最好的發(fā)展時(shí)機

  • 存儲關(guān)乎安全,基于自主可控的需求才是政策強推的根本原因,而目前我國儲芯片空白,幾乎依賴(lài)進(jìn)口,信息安全形勢嚴峻,因此,我國必須強力推動(dòng)存儲芯片國產(chǎn)化的發(fā)展。
  • 關(guān)鍵字: ASIC  FPGA   

高云半導體設立歐洲辦事處,前Lattice歐洲銷(xiāo)售主管加入高云助力(EMEA)地區業(yè)務(wù)拓展

  •   2018年12月11日,中國廣州,國內領(lǐng)先的現場(chǎng)可編程邏輯器件供應商—廣東高云半導體科技股份有限公司(如下簡(jiǎn)稱(chēng)“高云半導體”)宣布成立歐洲辦事處,將其全球銷(xiāo)售業(yè)務(wù)擴展到歐洲、中東及非洲(EMEA)地區。高云半導體歐洲辦事處總部設在英國,并任命Mike Furnival擔任高云半導體歐洲總經(jīng)理及銷(xiāo)售業(yè)務(wù)主管。此前Mike Furnival在XMOS有限公司擔任全球銷(xiāo)售VP,并曾擔任Lattice歐洲業(yè)務(wù)主管長(cháng)達十余年?!  澳軌驅⒏咴瓢雽w全球銷(xiāo)售網(wǎng)絡(luò )擴展到EMEA地區是公司重要的戰略布局,”高
  • 關(guān)鍵字: 高云半導體  FPGA  

華為的冬天已來(lái),春天還會(huì )遠嗎?

  • 希望今天美國給華為、中興、晉華這響亮的幾“鞭子”能抽醒國內所有科技公司,基礎研究很重要,擁有自主知識產(chǎn)權才是硬道理,否則欠的“技術(shù)賬”早晚都要加倍還回去。
  • 關(guān)鍵字: 華為  FPGA  

Achronix宣布即日推出用于人工智能/機器學(xué)習和網(wǎng)絡(luò )硬件加速應用的第四代Speedcore eFPGA IP

  • 2018年12月4日,基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半導體知識產(chǎn)權(eFPGA IP)領(lǐng)導性企業(yè)Achronix半導體公司今天宣布:即日起推出其第四代嵌入式FPGA產(chǎn)品Speedcore?Gen4 eFPGA IP,以支持客戶(hù)將FPGA功能集成到他們的SoC之中。
  • 關(guān)鍵字: Speedcore Gen4  人工智能  機器學(xué)習  FPGA  

Achronix推出的領(lǐng)先業(yè)界的全新一代FPGA芯片產(chǎn)品及解決方案

  • 2018年11月27日,由業(yè)內公認的領(lǐng)先的半導體企業(yè)Achronix Semiconductor主辦的Achronix Speedcore7t新產(chǎn)品發(fā)布會(huì )在北京成功舉辦,此次發(fā)布會(huì )主要介紹了公司新推出的領(lǐng)先業(yè)界的全新一代FPGA芯片產(chǎn)品及解決方案,以及該公司最新的中國市場(chǎng)進(jìn)展和策略,并且接受了媒體采訪(fǎng)。
  • 關(guān)鍵字: Achronix  FPGA  Speedcore Gen4  

GPS/北斗中頻信號采集系統設計及其捕獲算法研究

  • 本文使用MAX2769芯片設計射頻前端,將衛星射頻信號下變頻到數字中頻;以FPGA+USB3.0的高速數據采集平臺為核心,采用FPGA芯片作為主處理器,控制射頻與USB接口芯片,完成數據傳輸和存儲,實(shí)現多種衛星中頻數據采集系統的設計。利用已采集好的衛星信號中頻數據,在MATLAB平臺進(jìn)行編程仿真,研究了基于FFT的信號捕獲算法,能夠同時(shí)處理GPS和北斗兩種系統的中頻數據并實(shí)現信號捕獲。通過(guò)編寫(xiě)FPGA傳輸數據的Verilog程序、USB設備的固件程序、上位機程序,給出了系統硬件結構以及軟件算法流程,實(shí)現中
  • 關(guān)鍵字: FPGA  USB  中頻數據采集  捕獲  201812  

聯(lián)捷科技(CTAccel)宣布完成由英特爾投資領(lǐng)投的A輪融資

  •   FPGA加速技術(shù)與解決方案領(lǐng)軍企業(yè)聯(lián)捷科技 (CTAccel Limited) 今天宣布,成功完成由英特爾投資領(lǐng)投、信智資本跟投的A輪融資?! ÷?lián)捷科技將利用融來(lái)的資金擴大產(chǎn)品組合,開(kāi)發(fā)更先進(jìn)、更高效的圖像處理與分析解決方案,并加強公司在北美、歐洲和亞太地區的市場(chǎng)拓展?! ∽?013年以來(lái),聯(lián)捷科技的創(chuàng )始團隊成員一直致力于開(kāi)發(fā)基于FPGA的數據中心異構計算技術(shù),這項技術(shù)重新定義了數據中心圖像處理的計算模式并獲得美國專(zhuān)利。該技術(shù)提供的端到端解決方案,把性能和效能提升了一個(gè)數量級?! ÷?lián)捷科技的解決方案目
  • 關(guān)鍵字: 聯(lián)捷科技  FPGA  

Micron和Achronix提供下一代FPGA并借助高性能GDDR6存儲器支持機器學(xué)習應用

  • Micron和Achronix提供下一代FPGA并借助高性能GDDR6存儲器支持機器學(xué)習應用
  • 關(guān)鍵字: FPGA  GDDR6  機器學(xué)習  

從做工程師第一天起就要設想如何進(jìn)行硬件測試

  •   調試數字硬件設計可能壓力大、耗時(shí)長(cháng),但我們有辦法來(lái)緩解壓力?! 」こ淘O計項目中最令人振奮的時(shí)刻之一就是第一次將硬件移到實(shí)驗室準備開(kāi)始集成測試的時(shí)候。開(kāi)發(fā)過(guò)程中的這個(gè)階段通常需要很長(cháng)時(shí)  調試數字硬件設計可能壓力大、耗時(shí)長(cháng),但我們有辦法來(lái)緩解壓力?! 」こ淘O計項目中最令人振奮的時(shí)刻之一就是第一次將硬件移到實(shí)驗室準備開(kāi)始集成測試的時(shí)候。開(kāi)發(fā)過(guò)程中的這個(gè)階段通常需要很長(cháng)時(shí)間,也會(huì )對所有的項目工程師造成很大的壓力。不過(guò),現有的工具和方法能減輕壓力,幫助推進(jìn)項目進(jìn)展?! ∽屛覀儊?lái)看一下,如何在將設計推進(jìn)到更高層
  • 關(guān)鍵字: FPGA  硬件設計  

Achronix出席2018世界集成電路大會(huì )并在人工智能與半導體專(zhuān)場(chǎng)發(fā)言

  •   2018年10月22日--24日,Achronix半導體公司出席了在北京亦莊舉行的“2018北京微電子國際研討會(huì )暨IC WORLD大會(huì )(世界集成電路大會(huì ))”,公司亞太區總經(jīng)理羅煒亮(Eric Law)出席了大會(huì )的人工智能(AI)與半導體專(zhuān)場(chǎng),并介紹了Achronix的Speedcore嵌入式FPGA(Speedcore eFPGA)在人工智能芯片設計中的諸多優(yōu)勢和廣泛應用?! chronix亞太區總經(jīng)理羅煒亮在世界微電子大會(huì )人工智能專(zhuān)場(chǎng)上演講  2018北京微電子國際研討會(huì )的指導單位包括工業(yè)和信息化
  • 關(guān)鍵字: Achronix  FPGA  

萊迪思拓展其超低功耗sensAI技術(shù)集合,為“實(shí)時(shí)在線(xiàn)”的終端AI應用打造最佳解決方案

  •   無(wú)論是作為協(xié)處理器、獨立的處理單元亦或是簡(jiǎn)單的橋接,只要客戶(hù)尋求的價(jià)值定位是創(chuàng )新、快速上市、低延遲、靈活的IO以及可編程性,FPGA就有其獨特的優(yōu)勢。靈活I(lǐng)O可以在不同的應用場(chǎng)景支持不同類(lèi)別的傳感器甚至處理多個(gè)傳感器交互和融合。AI目前還在初步階段,我們預計神經(jīng)網(wǎng)絡(luò )引擎需要可編程性持續演進(jìn)和優(yōu)化。通用的MCU功耗和延遲一般會(huì )較高,加入固化的加速器雖然可以改善當下的性能,在未來(lái)幾年內不能持續優(yōu)化的缺陷會(huì )是個(gè)很大的限制。在新一版的CNN加速器IP, 我們針對了神經(jīng)網(wǎng)絡(luò )的需求來(lái)優(yōu)化了DRAM存儲器帶寬使得E
  • 關(guān)鍵字: 萊迪思,FPGA  

FPGA應用供電設計一點(diǎn)通

  •   FPGA被廣泛應用于各種產(chǎn)品,具有開(kāi)發(fā)時(shí)間短、成本效益高以及靈活的現場(chǎng)重配置與升級等諸多優(yōu)點(diǎn)。很多新型FPGA利用先進(jìn)的技術(shù)實(shí)現低功耗和高性能。他們通過(guò)新的制造工藝降低了內核電壓,從而擴大電源電壓范圍并提高電流量。很多FPGA對每個(gè)電源軌的供電需求不盡相同,而這些不同的電源有不同的電壓輸出和時(shí)序要求以及不同的噪聲靈敏度要求。電源模塊是滿(mǎn)足這些供電需求的理想選擇?! ∫粋€(gè)電源模塊包括控制器、FET、電感器和大部分無(wú)源器件,而這些器件都在一個(gè)封裝內,僅需外部配備輸入和輸出電容器即可完成系統設計。數字電源模
  • 關(guān)鍵字: FPGA  電源模塊  

一文了解FPGA蝶變之旅 原來(lái)它才是英特爾、英偉達的隱形對手?

  •   一直在與自己賽跑的FPGA獨行俠——賽靈思(Xilinx),在其2018開(kāi)發(fā)者大會(huì )(XDF)上重磅發(fā)布了業(yè)界7nm自適應計算加速平臺 (ACAP)首款產(chǎn)品——Versal。賽靈思總裁及CEO Victor Peng在解釋Versal名稱(chēng)意義時(shí)說(shuō),Versal寓意Versatile (多樣化的)+ Universal(通用的), 代表集多樣性和通用性一體,是一款可面向所有應用、面向所有開(kāi)發(fā)者的平臺級產(chǎn)品。而Versal的面世表明賽靈思已不再是單純的FPGA公司,而轉變成平臺公司。這也意味著(zhù)賽靈思將不再囿
  • 關(guān)鍵字: FPGA  英特爾  英偉達  
共6410條 29/428 |‹ « 27 28 29 30 31 32 33 34 35 36 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>