fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區

何謂SOPC

SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來(lái)愈大, 性能愈來(lái)愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀(guān)念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現一個(gè)高復難度的系統, 而且還能快速改變系統的特性. 類(lèi)似的觀(guān)念也鑒于Xilinx的Platfor
關(guān)鍵字： SOPC CPLD FPGA SoC ASIC

基于狀態(tài)機的語(yǔ)音電子密碼鎖設計

　　引言　　隨著(zhù)電子技術(shù)的發(fā)展，具有防盜報警、語(yǔ)音提示等功能的電子密碼鎖代替密碼量少、安全性差的機械式密碼鎖已是必然趨勢。目前大部分密碼鎖采用單片機進(jìn)行設計，電路較復雜，性能不夠靈活。本文采用先進(jìn)的EDA(電子設計自動(dòng)化)技術(shù)，利用QuartusⅡ工作平臺和VHDL(超高速集成電路硬件描述語(yǔ)言)，設計了一種新型的電子密碼鎖。該密碼鎖具有密碼預置、修改、語(yǔ)音提示和3次輸入錯誤則系統進(jìn)入定時(shí)鎖定并報警等功能，用FPGA(現場(chǎng)可編程門(mén)陣列)芯片和語(yǔ)音芯片ISD2560實(shí)現。由于充分利用了FPGA芯片密度大
關(guān)鍵字：工業(yè)控制 FPGA 電子密碼鎖 VHDL 遙控技術(shù)

Altera面向低成本FPGA收發(fā)器設計發(fā)售Arria GX開(kāi)發(fā)套件

　　Altera宣布開(kāi)始提供Arria™ GX FPGA系列的第一款開(kāi)發(fā)套件，該系列是唯一帶有收發(fā)器的無(wú)風(fēng)險、低成本FPGA。Arria GX開(kāi)發(fā)套件為PCI Express (PCIe)、Serial RapidIO® (SRIO)和千兆以太網(wǎng)(Gbe)等高速串行接口設計提供了可靠的開(kāi)發(fā)和測試環(huán)境。套件幫助系統設計人員大大降低了成本，節省了設計時(shí)間。系統設計人員可以利用該套件作為自己設計的起點(diǎn)。　　Arria GX開(kāi)發(fā)套件面向PCIe x1和x4、SRIO以及千兆以太網(wǎng)設計。它包
關(guān)鍵字：嵌入式系統單片機 Altera FPGA MCU和嵌入式微處理器

GiDEL在最新的開(kāi)發(fā)系統中采用Altera的Stratix FPGA系列

　　Altera宣布，GiDEL的新一代PROC算法加速板和PROCxM原型開(kāi)發(fā)系統的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應用和設計人員開(kāi)發(fā)系統中集成更多的功能，提升系統性能。　　GiDEL的PROCStar III開(kāi)發(fā)系統　　面向基于PCIe的嵌入式處理應用，GiDEL的PROCStar III開(kāi)
關(guān)鍵字：嵌入式系統單片機 GiDEL Stratix FPGA MCU和嵌入式微處理器

什么是可編程邏輯？

概述了可編程邏輯的特點(diǎn)以及主要的兩種可編程邏輯-PLD和FPGA的區別? ? 　　什么是可編程邏輯？　　在數字電子系統領(lǐng)域，存在三種基本的器件類(lèi)型：存儲器、微處理器和邏輯器件。存儲器用來(lái)存儲隨機信息，如數據表或數據庫的內容。微處理器執行軟件指令來(lái)完成范圍廣泛的任務(wù)，如運行字處理程序或視頻游戲。邏輯器件提供特定的功能，包括器件與器件間的接口、數據通信、信號處理、數據顯示、定時(shí)和控制操作、以及系統運行所需要的所有其它功能。? 　　固定邏輯與可編程邏輯　　邏輯器件可分為兩大類(lèi)&
關(guān)鍵字： FPGA PLD

利用Freeze技術(shù)的FPGA實(shí)現低功耗設計

由于更嚴格的功耗限制、規范和標準要求，系統設計師現在比什么時(shí)候都關(guān)注功耗問(wèn)題。
關(guān)鍵字： Freeze FPGA 低功耗設計

基于FPGA設計安全的汽車(chē)通信網(wǎng)絡(luò )

汽車(chē)工業(yè)正在經(jīng)歷一場(chǎng)無(wú)線(xiàn)技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場(chǎng)。由于高速網(wǎng)絡(luò )連接正設法進(jìn)入汽車(chē)領(lǐng)域，設計師面臨新通信標準實(shí)施的挑戰。許多已經(jīng)習慣于漫長(cháng)開(kāi)發(fā)周期的設計師, 現在則在為迅速給新型車(chē)輛配備用戶(hù)需求的電子設備而進(jìn)行競爭。為調整上市時(shí)間并駕馭出現的多個(gè)標準，設計師正轉向采用FPGA(現場(chǎng)可編程門(mén)陣列)。遺憾的是，由于汽車(chē)工業(yè)匆忙采用下一代基于fpga的汽車(chē)遠程信息系統，幾乎沒(méi)有設計師能夠充分明白他們選擇的fpga在安全上意味著(zhù)什么。構建安全的網(wǎng)絡(luò )首先要設計安全的系統，而且選擇
關(guān)鍵字： FPGA 設計汽車(chē) 通信嵌入式

基于FPGA的數字交換系統的設計與實(shí)現

　　專(zhuān)用交換機過(guò)于強大專(zhuān)業(yè)的功能，以及昂貴的價(jià)格，并非小型建網(wǎng)的理想選擇;同時(shí)，傳統的PBX的模擬交換方式存在著(zhù)失真大、欠靈活以及隨規模增大而復雜度劇增的不足。本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規模局域網(wǎng)的數字交換機。FPGA的使用在保證了性能提高的同時(shí)，在復雜度和擴展性方面也有了明顯的改進(jìn)。　　一、系統結構　　本系統實(shí)現了帶有16路內線(xiàn)電話(huà)、同時(shí)具備4路外線(xiàn)接口的數字交換機，系統結構如圖1。　　　　(1)用戶(hù)接口及PCM編碼部分　　用戶(hù)接口電路選
關(guān)鍵字：嵌入式系統單片機 FPGA 數字交換系統 MCU和嵌入式微處理器

基于FPGA設計安全的汽車(chē)通信網(wǎng)絡(luò )

　　汽車(chē)工業(yè)正在經(jīng)歷一場(chǎng)無(wú)線(xiàn)技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場(chǎng)。由于高速網(wǎng)絡(luò )連接正設法進(jìn)入汽車(chē)領(lǐng)域，設計師面臨新通信標準實(shí)施的挑戰。許多已經(jīng)習慣于漫長(cháng)開(kāi)發(fā)周期的設計師, 現在則在為迅速給新型車(chē)輛配備用戶(hù)需求的電子設備而進(jìn)行競爭。為調整上市時(shí)間并駕馭出現的多個(gè)標準，設計師正轉向采用FPGA(現場(chǎng)可編程門(mén)陣列)。遺憾的是，由于汽車(chē)工業(yè)匆忙采用下一代基于fpga的汽車(chē)遠程信息系統，幾乎沒(méi)有設計師能夠充分明白他們選擇的fpga在安全上意味著(zhù)什么。構建安全的網(wǎng)絡(luò )首先要設計安全的系統，而且選擇適當的
關(guān)鍵字：嵌入式系統單片機 FPGA 汽車(chē)通信網(wǎng)絡(luò ) MCU和嵌入式微處理器

致力推動(dòng)FPGA深入高校教育，Altera舉辦全國大學(xué)教師會(huì )議

近日，Altera公司在清華大學(xué)拉開(kāi)了全國大學(xué)教師會(huì )議的序幕，來(lái)自全國118所高校的近300名教師、Altera公司高層參加了這一為期兩天的學(xué)術(shù)盛會(huì )。這已是Altera公司第五次舉辦的全國范圍內的大學(xué)教師會(huì )議。自2003年以來(lái)，Altera公司一年一度的大學(xué)教師會(huì )議，將全國各大高校的教師匯聚一堂，通過(guò)若干專(zhuān)題研討會(huì )以及經(jīng)驗交流，讓廣大高校老師對可編程邏輯技術(shù)的發(fā)展及其在大學(xué)課程中的應用有更深入的了解，對課程設置的改革有更清晰的概念，為高校教師的應用教學(xué)搭建起交流學(xué)習的平臺。在今年
關(guān)鍵字： FPGA Altera

致力推動(dòng)FPGA深入高校教育，Altera舉辦全國大學(xué)教師會(huì )議

關(guān)鍵字： FPGA Altera舉辦全國大學(xué)教師會(huì )議

基于FPGA+PCI的并行計算平臺實(shí)現

　　當前對于各種加密算法.除了有針對性的破解算法，最基本的思想就是窮舉密鑰進(jìn)行匹配，通常稱(chēng)為暴力破解算法。由于暴力破解算法包含密鑰個(gè)數較多，遍歷的時(shí)間超過(guò)實(shí)際可接受的范圍。如果計算速度提高到足夠快。這種遍歷的算法因結構設計簡(jiǎn)便而具有實(shí)際應用的前景。　　PCI總線(xiàn)(外設互聯(lián)總線(xiàn))與傳統的總線(xiàn)標準——ISA總線(xiàn)(工業(yè)標準結構總線(xiàn))相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點(diǎn)，用于取代ISA總線(xiàn)而成為目前臺式計算機的事實(shí)I/O總線(xiàn)標準，在普通PC機和工控機上有著(zhù)廣泛的應
關(guān)鍵字：嵌入式系統單片機 FPGA PCI 并行計算 MCU和嵌入式微處理器

基于FPGA的分布式算法FIR濾波器設計

　　引言　　FIR(finite impulse response)濾波器是數字信號處理系統中最基本的元件，它可以在保證任意幅頻特性的同時(shí)具有嚴格的線(xiàn)性相頻特性，同時(shí)其單位沖激響應是有限的，沒(méi)有輸入到輸出的反饋，是穩定的系統。因此，FIR濾波器在通信、圖像處理、模式識別等領(lǐng)域都有著(zhù)廣泛的應用。　　目前FIR濾波器的硬件實(shí)現有以下幾種方式：　　一種是使用單片通用數字濾波器集成電路，這種電路使用簡(jiǎn)單，但是由于字長(cháng)和階數的規格較少，不易完全滿(mǎn)足實(shí)際需要。雖然可采用多片擴展來(lái)滿(mǎn)足要求，但會(huì )增加體積和
關(guān)鍵字：嵌入式系統單片機 FIR FPGA 濾波器 MCU和嵌入式微處理器

FPGA奔向45納米

　　Altera公司技術(shù)開(kāi)發(fā)副總裁Mojy Chian博士來(lái)到北京，在媒體座談會(huì )上介紹了該公司45nm IC開(kāi)發(fā)的情況。他說(shuō)，45nm相對65nm的優(yōu)勢要比65nm相對90nm的優(yōu)勢更大，同時(shí)開(kāi)發(fā)難度也更高。Altera通過(guò)選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設計和工藝開(kāi)發(fā)的方式來(lái)實(shí)現2008年45nm FPGA的生產(chǎn)。　　那個(gè)叫Moore的人真幸運。他沒(méi)有發(fā)現真正的物理定律。他只不過(guò)總結并預測了半導體產(chǎn)業(yè)的發(fā)展規律，但他可能比大多數發(fā)現真正定律的物理學(xué)家都著(zhù)名。說(shuō)他幸運，是因為那個(gè)
關(guān)鍵字：嵌入式系統單片機 FPGA 45納米 IC 模擬IC

C語(yǔ)言平臺　縮短SoC前期設計時(shí)間

　　在設計上能減少結構探索時(shí)間的C語(yǔ)言平臺，在結構上如何以新思考突破? 　　以往半導體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著(zhù)鎖定幾項晶片重要規格，依此找出最適合該晶片的結構，這種方式最大缺點(diǎn)是作業(yè)時(shí)間非常冗長(cháng)。然而，C語(yǔ)言平臺的設計方式則是，利用軟體模擬分析檢討晶片結構，以往FPGA平臺的樣品，大約需要半年左右的結構探索時(shí)間，如果採用C語(yǔ)言平臺的設計方式，只需要花費約2周~1個(gè)月的時(shí)間。　　目前開(kāi)發(fā)最快的是日本沖電氣，以
關(guān)鍵字：嵌入式系統單片機 C語(yǔ)言 SoC FPGA MCU和嵌入式微處理器