何謂SOPC

SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來(lái)愈大, 性能愈來(lái)愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀(guān)念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現一個(gè)高復難度的系統, 而且還能快速改變系統的特性. 類(lèi)似的觀(guān)念也鑒于Xilinx的Platform FPGA. 

SOPC及其技術(shù)

微電子技術(shù)的近期發(fā)展成果，為SOC的實(shí)現提供了多種途徑。對于經(jīng)過(guò)驗證而又具有批量的系統芯片，可以做成專(zhuān)用集成電路ASIC而大量生產(chǎn)。而對于一些僅為小批量應用或處于開(kāi)發(fā)階段的SOC，若馬上投入流片生產(chǎn)，需要投入較多的資金，承擔較大的試制風(fēng)險。最近發(fā)展起來(lái)的SOPC技術(shù)則提供了另一種有效的解決方案，即用大規?？删幊唐骷腇PGA來(lái)實(shí)現SOC的功能。
可編程邏輯器件產(chǎn)生于20世紀70年代。其出現的最初目的是為了用較少的PLD品種替代種類(lèi)繁多的各式中小規模邏輯電路。在30多年的發(fā)展過(guò)程中，PLD的結構、工藝、功耗、邏輯規模和工作速度等都得到了重大的進(jìn)步。尤其是在20世紀90年代，出現了大規模集成度的FPGA，單片的集成度由原來(lái)的數千門(mén)，發(fā)展到數十萬(wàn)甚至數百萬(wàn)門(mén)。芯片的I/O口也由數十個(gè)發(fā)展至上千個(gè)端口。有的制造商還推出了含有硬核嵌入式系統的IP。因此，完全可能將一個(gè)電子系統集成到一片FPGA中，即SOPC，為SOC的實(shí)現提供了一種簡(jiǎn)單易行而又成本低廉的手段，極大地促進(jìn)了SOC的發(fā)展。
SOPC技術(shù)是美國Altrea公司于2000年最早提出的，并同時(shí)推出了相應的開(kāi)發(fā)軟件Quartus II。SOPC是基于FPGA解決方案的SOC，與ASIC的SOC解決方案相比，SOPC系統及其開(kāi)發(fā)技術(shù)具有更多的特色，構成SOPC的方案也有如下多種途徑。

 
1．基于FPGA嵌入IP硬核的SOPC系統
即在FPGA中預先植入嵌入式系統處理器。目前最為常用的嵌入式系統大多采用了含有ARM的32位知識產(chǎn)權處理器核的器件。盡管由這些器件構成的嵌入式系統有很強的功能，但為了使系統更為靈活完備，功能更為強大，對更多任務(wù)的完成具有更好的適應性，通常必須為此處理器配置許多接口器件才能構成一個(gè)完整的應用系統。如除配置常規的SRAM、DRAM、Flash外，還必須配置網(wǎng)絡(luò )通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他專(zhuān)用接口等。這樣會(huì )增加整個(gè)系統的體積、功耗，而降低系統的可靠性。但是如果將ARM或其他知識產(chǎn)權核，以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資源和IP軟核，直接利用FPGA中的邏輯宏單元來(lái)構成該嵌入式系統處理器的接口功能模塊，就能很好地解決這些問(wèn)題。對此，Altera和Xilinx公司都相繼推出了這方面的器件。例如，Altera的Excalibur系列FPGA中就植入了ARM922T嵌入式系統處理器；Xilinx的Virtex-II Pro系列中則植入了IBM PowerPC405處理器。這樣就能使得FPGA靈活的硬件設計和硬件實(shí)現更與處理器的強大軟件功能有機地相結合，高效地實(shí)現SOPC系統。

 
2．基于FPGA嵌入IP軟核的SOPC系統
將IP硬核直接植入FPGA的解決方案存在如下幾種不夠完美之處： 
    由于此類(lèi)硬核多來(lái)自第3方公司，FPGA廠(chǎng)商通常無(wú)法直接控制其知識產(chǎn)權費用，從而導致FPGA器件價(jià)格相對偏高。 
    由于硬核是預先植入的，設計者無(wú)法根據實(shí)際需要改變處理器的結構，如總線(xiàn)規模、接口方式，乃至指令形式，更不可能將FPGA邏輯資源構成的硬件模塊以指令的形式形成內置嵌入式系統的硬件加速模塊（如DSP模塊），以適應更多的電路功能要求。 
    無(wú)法根據實(shí)際設計需求在同一FPGA中使用多個(gè)處理器核。 
    無(wú)法裁減處理器硬件資源以降低FPGA成本。 
    只能在特定的FPGA中使用硬核嵌入式系統，如只能使用Excalibur系列FPGA中的ARM核，Virtex-II Pro系列中的PowerPC核。
如果利用軟核嵌入式系統處理器就能有效地克服解決上述不利因素。
目前最有代表性的軟核嵌入式系統處理器分別是Altera的Nios和Nios II核，及Xilinx的MicroBlaze核。特別是前者，即Nios CPU系統，使上述5方面的問(wèn)題得到很好地解決。
Altera的Nios核是用戶(hù)可隨意配置和構建的32位/16位總線(xiàn)（用戶(hù)可選的）指令集和數據通道的嵌入式系統微處理器IP核，采用Avalon總線(xiàn)結構通信接口，帶有增強的內存、調試和軟件功能（C或匯編程序程序優(yōu)化開(kāi)發(fā)功能）；含由First Silicon Solutions（FS2）開(kāi)發(fā)的基于JTAG的片內設備（OCI）內核（這為開(kāi)發(fā)者提供了強大的軟硬件調試實(shí)時(shí)代碼，OCI調試功能可根據FPGA JTAG端口上接收的指令，直接監視和控制片內處理器的工作情況）。此外，基于Quartus II平臺的用戶(hù)可編輯的Nios核含有許多可配置的接口模塊核，包括：可配置高速緩存（包括由片內ESB、外部SRAM或SDRAM，100MB以上單周期訪(fǎng)問(wèn)速度）模塊，可配置RS232通信口、SDRAM控制器、標準以太網(wǎng)協(xié)議接口、DMA、定時(shí)器、協(xié)處理器等。在植入（配置進(jìn)）FPGA前，用戶(hù)可根據設計要求，利用Quartus II和SOPC Builder，對Nios及其外圍系統進(jìn)行構建，使該嵌入式系統在硬件結構、功能特點(diǎn)、資源占用等方面全面滿(mǎn)足用戶(hù)系統設計的要求。Nios核在同一FPGA中被植入的數量沒(méi)有限制，只要FPGA的資源允許。此外，Nios可植入的Altera FPGA的系列幾乎沒(méi)有限制，在這方面，Nios顯然優(yōu)于Xilinx的MicroBlaze。
另外，在開(kāi)發(fā)工具的完備性方面、對常用的嵌入式操作系統支持方面，Nios都優(yōu)于MicroBlaze。就成本而言，由于Nios是由Altera直接推出而非第3方產(chǎn)品，故用戶(hù)通常無(wú)需支付知識產(chǎn)權費用，Nios的使用費僅僅是其占用的FPGA邏輯資源費。因此，選用的FPGA越便宜，則Nios的使用費就越便宜。
特別值得一提的是，通過(guò)Matlab和DSP Builder，或直接使用VHDL等硬件描述語(yǔ)言設計，用戶(hù)可以為Nios嵌入式處理器設計各類(lèi)加速器，并以指令的形式加入Nios的指令系統，從而成為Nios系統的一個(gè)接口設備，與整個(gè)片內嵌入式系統融為一體。例如，用戶(hù)可以根據設計項目的具體要求，隨心所欲地構建自己的DSP處理器系統，而不必拘泥于其他DSP公司已上市的有限款式的DSP處理器。

3．基于HardCopy技術(shù)的SOPC系統
通過(guò)強化SOPC工具的設計能力，在保持FPGA開(kāi)發(fā)優(yōu)勢的前提下，引入ASIC的開(kāi)發(fā)流程，從而對ASIC市場(chǎng)形成直接競爭。這就是Altera推出的HardCopy技術(shù)。
HardCopy就是利用原有的FPGA開(kāi)發(fā)工具，將成功實(shí)現于FPGA器件上的SOPC系統通過(guò)特定的技術(shù)直接向ASIC轉化，從而克服傳統ASIC設計中普遍存在的問(wèn)題。
與HardCopy技術(shù)相比，對于系統級的大規模ASIC（SOC）開(kāi)發(fā)，有不少難于克服的問(wèn)題，其中包括開(kāi)發(fā)周期長(cháng)、產(chǎn)品上市慢，一次性成功率低、有最少的投片量要求、設計軟件工具繁多且昂貴、開(kāi)發(fā)流程復雜等。例如，此類(lèi)ASIC開(kāi)發(fā)，首先要求有高的技術(shù)人員隊伍、高達數十萬(wàn)美元的開(kāi)發(fā)軟件費用和高昂的掩膜費用，且整個(gè)設計周期可能長(cháng)達一年。ASIC設計的高成本和一次性低成功率很大部分是由于需要設計和掩膜的層數太多（多達十幾層）。然而如果利用HardCopy技術(shù)設計ASIC，開(kāi)發(fā)軟件費用僅2000美元（Quartus II），SOC級規模的設計周期不超過(guò)20周，轉化的ASIC與用戶(hù)設計習慣的掩膜層只有兩層，且一次性投片的成功率近乎100%，即所謂的FPGA向ASIC的無(wú)縫轉化。而且用ASIC實(shí)現后的系統性能將比原來(lái)在HardCopy FPGA上驗證的模型提高近50%，而功耗則降低40%。一次性成功率的大幅度提高即意味著(zhù)設計成本的大幅降低和產(chǎn)品上市速度的大幅提高，3種SOC方案的比較如表1-1所示。

表1-1 3種SOC方案的比較
項   目    基于A(yíng)SIC的SOC    基于FPGA的SOC（SOPC）    基于HardCopy的SOC
單片成本    低    較高    較低
開(kāi)發(fā)周期    長(cháng)（超過(guò)50周）    短（少于10周）    較短（少于20周）
開(kāi)發(fā)成本    設計工程成本高掩模成本高軟件工具成本高（超過(guò)30萬(wàn)美元）    設計工程成本低無(wú)掩模成本軟件工具成本低（低于2000美元）    設計工程成本低掩模成本低軟件工具成本低（低于2000美元）
一次投片情況    一次投片成功率低、成本高、耗時(shí)長(cháng)    可現場(chǎng)配置    一次投片成功率近乎100%，成本低、耗時(shí)短
集成技術(shù)    0.25μs~65nm    0.25μs~90nm    0.25μs ~90nm
可重構性    不可重構    可重構    不可重構

HardCopy技術(shù)是一種全新的SOC級ASIC設計解決方案，即將專(zhuān)用的硅片設計和FPGA至HardCopy自動(dòng)遷移過(guò)程結合在一起的技術(shù)，首先利用Quartus II將系統模型成功實(shí)現于HardCopy FPGA上，然后幫助設計者把可編程解決方案無(wú)縫地遷移到低成本的ASIC上的實(shí)現方案。這樣，HardCopy器件就把大容量FPGA的靈活性和ASIC的市場(chǎng)優(yōu)勢結合起來(lái)，實(shí)現對于有較大批量要求并對成本敏感的電子系統產(chǎn)品上。從而避開(kāi)了直接設計ASIC的困難，而從原型設計提升至產(chǎn)品制造，通過(guò)FPGA的設計十分容易地移植到HardCopy器件上，達到降低成本，加快面市周期的目的。HardCopy器件（如HardCopy Stratix系列、Excalibur系列FPGA）避免了ASIC的風(fēng)險，它采用FPGA的專(zhuān)有遷移技術(shù)。其HardCopy ASIC是直接在A(yíng)ltera PLD體系之上構建的，采用有效利用面積“邏輯單元?！眱群?。本質(zhì)上，HardCopy器件是FPGA的精確復制，剔除了可編程性，專(zhuān)用配置和采用金屬互連使用的走線(xiàn)。這樣，器件的硅片面積就更小，成本就更低，而且還改善了時(shí)序特性。