<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga+mpu+mcu

基于CPLD/FPGA的半整數分頻器的設計

  • 簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應用范圍,并以分頻比為2.5的半整數分頻器的設計為例,介紹了在MAX+plus II開(kāi)發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設計數字邏輯電路的過(guò)程和方法。
  • 關(guān)鍵字: CPLD  FPGA  整數  分頻器    

基于FPGA的總線(xiàn)型LVDS通信系統設計

  • 本文介紹一種基于總線(xiàn)型LVDS的通信系統方案,以及利用FPGA芯片實(shí)現系統核心模塊的設計方法。
  • 關(guān)鍵字: FPGA  LVDS  總線(xiàn)  通信    

基于FPGA的多路模擬量、數字量采集與處理系統

  • 提出一種基于FPGA技術(shù)的多路模擬量、數字量采集與處理系統的設計方案,分析整個(gè)系統的結構,并討論FPGA內部硬件資源的劃分和軟件的設計方案等。
  • 關(guān)鍵字: FPGA  多路  模擬量  數字量采集    

固定幾何結構的FFT算法及其FPGA實(shí)現

  • 固定幾何結構的FFT算法及其FPGA實(shí)現。
  • 關(guān)鍵字: FPGA  FFT  幾何  算法    

基于FPGA的高速高精度頻率測量的研究

  • 本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個(gè)測試頻段內能夠保持高精度不變。
  • 關(guān)鍵字: FPGA  高精度  頻率  量的研究    

PSD813F2在FPGA配置中的應用

  • 可編程外圍器件PSD應用于單片機系統后,簡(jiǎn)化了單片機外圍電路的設計,增加了系統的可靠性;利用PSD與單片機組成的系統,通過(guò)計算機串口對FPGA進(jìn)行實(shí)時(shí)在線(xiàn)編程、仿真和配置。
  • 關(guān)鍵字: 813F  FPGA  PSD  813    

用PowerPC860實(shí)現FPGA配置

  • 介紹如何用PowerPC860(MPC860)進(jìn)行FPGA(Xilinx的Virtex-II系列)的配置;給出進(jìn)行FPGA配置所需的詳細時(shí)序圖和原理圖。
  • 關(guān)鍵字: PowerPC  FPGA  860    

利用FPGA實(shí)現MMC2107與SDRAM接口設計

  • 介紹基于現場(chǎng)可編程門(mén)陣列(FPGA),利用VHDL語(yǔ)言設計實(shí)現MMC2107與SDRAM接口電路。文中包括MMC2107組成結構、SDRAM存儲接口結構和SDRAM控制狀態(tài)機的設計。
  • 關(guān)鍵字: SDRAM  FPGA  MMC    

用TMS320LF2407和FPGA實(shí)現電能質(zhì)量監測

  • 提出用TMS320LF2407和FPGA實(shí)現電能監測的一種方案,闡述各模塊的設計和實(shí)現方法,本方案中,FPGA用于采樣16路交流信號并進(jìn)行64次諧波分析。
  • 關(guān)鍵字: 質(zhì)量  監測  電能  實(shí)現  FPGA  TMS320LF2407  

Vitex-4平臺FPGA

  •   Xilinx公司基于A(yíng)SMBLTM(Advanced Silicon Modular Block)架構最近推出第4代Virtex系列器件Vitex-4平臺FPGA,成為具有成本優(yōu)勢的ASIC和ASSP替代解決方案。 Vitex-4平臺FPGA   Vitex-4平臺FPGA系列(Vitex-4 LX、SX、FX)提供不同的內核功能組合(見(jiàn)圖1)。邏輯、存儲器、并行和串行I/O、嵌入式處理器、高性能DSP、增強時(shí)鐘管理、硬IP、混合信號以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿(mǎn)足特定
  • 關(guān)鍵字: FPGA  嵌入式  

使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序

  • 摘   要: 本文總結了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應用,以及在VHDL中使用不同類(lèi)型RAM的方法。關(guān)鍵詞: LeonardoSpectrum;FPGA;VHDLLeonardoSpectrum 是Mentor Graphics公司設計的功能強大的EPLD/FPGA/ASIC綜合工具,支持大部分EPLD/FPGA廠(chǎng)商的產(chǎn)品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時(shí)分析,可
  • 關(guān)鍵字: FPGA  LeonardoSpectrum  VHDL  

一種近距雷達目標檢測信號處理的FPGA實(shí)現

  • 摘   要: 本文在闡述某種近距雷達目標檢測原理和FPGA技術(shù)發(fā)展狀況的基礎上,著(zhù)重討論用FPGA設計高性能的數字信號處理系統的方法,并給出一個(gè)應用實(shí)例。關(guān)鍵詞:  FPGA;近距雷達;目標檢測;數字信號處理前言FPGA及其相關(guān)技術(shù)是當代微電子技術(shù)迅速發(fā)展的產(chǎn)物,目前已經(jīng)成為開(kāi)發(fā)復雜數字系統的主要方式之一。某近距雷達系統要求利用在與被探測目標的短暫交會(huì )過(guò)程中,對獲得的多普勒信號進(jìn)行頻譜分析并完成動(dòng)目標的識別檢測。交會(huì )的短暫性對信號處理系統的實(shí)時(shí)性提出了嚴格的要求,在
  • 關(guān)鍵字: FPGA  近距雷達  目標檢測  數字信號處理  

精確綜合:下一代FPGA綜合平臺

  • 概述 電子系統設計正在發(fā)生著(zhù)重要的轉變??删幊踢壿嬈骷乖O計者可以開(kāi)發(fā)具有千萬(wàn)門(mén)以上、頻率超過(guò)300MHz以及嵌入式處理器的電路,能夠集成完整的系統。這一技術(shù)進(jìn)步通過(guò)提供ASIC領(lǐng)域之外的全面的方法,正在引起設計過(guò)程的轉變。在迅速變化的可編程邏輯領(lǐng)域,EDA提供商面臨的挑戰是,如何提供與硅容量和復雜性同步的設計工具和方法。例如,ASIC領(lǐng)域用了15年來(lái)合并硅處理和基于可靠的功能性EDA軟件的設計方法。這種ASIC技術(shù)曾經(jīng)是工業(yè)領(lǐng)域的驅動(dòng)力和發(fā)展方向??梢哉f(shuō)ASIC處理造就了電子工業(yè)廉價(jià)的方案,導
  • 關(guān)鍵字: FPGA  

GPIB接口的FPGA實(shí)現

  • 電子設計應用2004年第10期摘    要:GPIB接口是測試儀器中常用的接口方式。通過(guò)將接口設計分解為同步狀態(tài)機設計和寄存器讀寫(xiě)電路設計,采用Verilog語(yǔ)言實(shí)現了滿(mǎn)足IEEE488.1協(xié)議的IP Core設計。將此IP Core固化到FPGA芯片中即可實(shí)現GPIB各種接口功能。關(guān)鍵詞:GPIB接口;狀態(tài)機;FPGA引言在自動(dòng)測試領(lǐng)域中,GPIB通用接口是測試儀器常用的接口方式,具有一定的優(yōu)勢。通過(guò)GPIB組建自動(dòng)測試系統方便且費用低廉。而GPIB控制芯片是自動(dòng)測試系統中
  • 關(guān)鍵字: FPGA  GPIB接口  狀態(tài)機  

實(shí)現FPGA與PC的串行通信

  • 電子設計應用2004年第10期摘    要:本文主要介紹了基于FPGA技術(shù)實(shí)現與PC串行通信的過(guò)程,給出了各個(gè)模塊的具體實(shí)現方法,分析了實(shí)現結果,驗證了串行通信的正確性。關(guān)鍵詞:串行通信;FPGA引言串行通信即串行數據傳輸,實(shí)現FPGA與PC的串行通信在實(shí)際中,特別是在FPGA的調試中有著(zhù)很重要的應用。調試過(guò)程一般是先進(jìn)行軟件編程仿真,然后將程序下載到芯片中驗證設計的正確性,目前還沒(méi)有更好的工具可以在下載后實(shí)時(shí)地對FPGA的工作情況和數據進(jìn)行分析。通過(guò)串行通信,可以向FPGA
  • 關(guān)鍵字: FPGA  串行通信  
共10063條 664/671 |‹ « 662 663 664 665 666 667 668 669 670 671 »

fpga+mpu+mcu介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga+mpu+mcu!
歡迎您創(chuàng )建該詞條,闡述對fpga+mpu+mcu的理解,并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>