<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga ip

2006年2月15日,海爾IC選用ARM Artisan物理IP

  •   2006年2月15日 海爾IC選用ARM Artisan®物理IP開(kāi)發(fā)消費電子產(chǎn)品,全面的解決方案幫助中國工程師實(shí)現低功耗、高性能的IC設計。
  • 關(guān)鍵字: ARM  IP  

利用APTIX MP3C和Spartan-IIE FPGA實(shí)現數據系統的

  • 隨著(zhù)數字電路設計的規模及復雜程度的提高,對其進(jìn)行測試試驗證所花費的時(shí)間和費用也隨之提高,所以減少測試驗證成本是當前數字電路設計的關(guān)鍵。
  • 關(guān)鍵字: Spartan-IIE  APTIX  MP3C  FPGA    

基于FPGA的高級數據加密AES中的字節替換設計

  • 介紹AES中的字節替換算法原理并闡述基于FPGA的設計和實(shí)現。為了提高系統工作速度,在設計中應用了流水線(xiàn)技術(shù)。
  • 關(guān)鍵字: FPGA  AES  數據加密  字節    

QuickLogic推出嵌入式SDIO IP和SDIO設計

  •      QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶(hù)產(chǎn)品設計的時(shí)間,QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設計。         QuickLogic所
  • 關(guān)鍵字: IP  QuickLogic  SDIO  嵌入式  設計  

Altium一體化設計消除FPGA到PCB障礙

  •       Altium宣布Altium 公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設計的能力,工程師可以充分利用FPGA 作為系統平臺,而且簡(jiǎn)化大型FPGA 與物理PCB 平臺的集成。       雖然人們早就認識到了FPGA 給邏輯
  • 關(guān)鍵字: Altium  FPGA  PCB  PCB  電路板  

德州儀器推出IP質(zhì)量管理單元系統

  •   日前,德州儀器 (TI) 宣布推出一套新型的 IP 質(zhì)量管理單元系統—PIQUA,該產(chǎn)品將使服務(wù)供應商能夠在 VoIP、IP 視頻、IPTV 以及因特網(wǎng)音樂(lè )服務(wù)方面,為個(gè)人消費者與企業(yè)用戶(hù)提供高級服務(wù)質(zhì)量。通過(guò)積極與 Motive 及 Viola Networks 的合作,融合了PIQUA 的TI IP 通信技術(shù)產(chǎn)品,可提供重要技術(shù)信息來(lái)正確管理各種新興
  • 關(guān)鍵字: IP  德州儀器  質(zhì)量管理單元系統  

BittWare用FPGA實(shí)現I/O開(kāi)關(guān)量大于5Gbps

  •   BittWare是混合(DSP和FPGA)電路板級方案供應商,日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù),推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。   ATLANTiS采用FPGA實(shí)現,便于板外I/O通訊路由和處理,允許系統設計師們設置并動(dòng)態(tài)連接。所有輸入和輸出均通過(guò)ATLANTiS進(jìn)行路由,每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
  • 關(guān)鍵字: 5Gbps  BittWare  FPGA  I/O  

用FPGA控制CLC5958型A/D轉換器實(shí)現的高速PCI數據采集卡

  • 詳細介紹CLC5958的內部結構和基本用法,提出一種基于FPGA和PCI總線(xiàn)的高速數據采集卡設計方案,并通過(guò)仿真驗證了該方案的可行性。
  • 關(guān)鍵字: 高速  PCI  數據采集  實(shí)現  轉換器  控制  CLC5958  A/D  FPGA  

QuickLogic推出SDIO IP和SDIO參考設計

  •       QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶(hù)產(chǎn)品設計的時(shí)間,QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設計。         Quick
  • 關(guān)鍵字: IP  QuickLogic  SDIO  

采用FPGA的低功耗系統設計

  •   結合采用低功耗元件和低功耗設計技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著(zhù)元件集成更多功能,并越來(lái)越小型化,對低功耗的要求持續增長(cháng)。當把可編程邏輯器件用于低功耗應用時(shí),限制設計的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法,并且給出一些例子說(shuō)明如何使功耗最小化。    功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流;待機功耗又稱(chēng)作靜態(tài)功耗,是電源開(kāi)啟但I/O上沒(méi)有開(kāi)關(guān)活動(dòng)時(shí)器件的功耗;動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。    啟動(dòng)電流因器件而異
  • 關(guān)鍵字: FPGA  嵌入式  消費電子  

MIPS與Virage優(yōu)化內核IP套件提高性能

  •       MIPS 科技與 Virage Logic宣布聯(lián)合推出一個(gè)新系列的第一個(gè)內核優(yōu)化 IP 套件(Core-Optimized IP Kit)。該套件由專(zhuān)門(mén)優(yōu)化 MIPS 處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
  • 關(guān)鍵字: IP  MIPS  Virage  

ST無(wú)線(xiàn)IP家庭網(wǎng)絡(luò )多媒體流組合

  • 多媒體/手機芯片領(lǐng)導廠(chǎng)商針對下一代家庭娛樂(lè )信息產(chǎn)品推出成套關(guān)鍵技術(shù) 意法半導體日前公布了該公司正在為無(wú)線(xiàn)家庭IP網(wǎng)絡(luò )的音視頻流應用開(kāi)發(fā)一套關(guān)鍵技術(shù)的細節,以實(shí)現新一代消費電子產(chǎn)品。有了這些技術(shù),不同的消費產(chǎn)品(機頂盒、DVD影碟機、DVD錄放機、移動(dòng)終端)就可以通過(guò)無(wú)線(xiàn)連接來(lái)共享多媒體內容。ST正在開(kāi)發(fā)的關(guān)鍵技術(shù)包括視頻碼轉換、先進(jìn)的視頻編碼器和強固的解碼器 (H.264)、自適應播放、802.11n WLAN和安全/DRM (數字權限管理)。 這些技術(shù)的開(kāi)發(fā)目標是按照“隨時(shí)
  • 關(guān)鍵字: IP  ST  多媒體  家庭網(wǎng)絡(luò )  無(wú)線(xiàn)  移動(dòng)多媒體  

2005年12月20日,宏力半導體采用ARM Artisan物理IP

  •   2005年12月20日宏力半導體采用ARM Artisan物理IP擴展其0.18微米和0.13微米流水線(xiàn)。該協(xié)議使ARM全球用戶(hù)可以通過(guò)ARM網(wǎng)站免費獲得基于宏力技術(shù)的物理IP。
  • 關(guān)鍵字: ARM  IP  

用PowerPC實(shí)現高帶寬 TCP/IP 性能

  • 用PowerPC實(shí)現高帶寬 TCP/IP 性能,今天,實(shí)現線(xiàn)速 TCP/IP 性能仍舊是一項重大設計挑戰。在本文中,我們將討論限制 TCP/IP 性能的單位字節和單位包的處理成本,并給出在基于嵌入式處理器的應用中實(shí)現千兆位以太網(wǎng) TCP/IP 性能最大化的技術(shù)。
  • 關(guān)鍵字: 性能  TCP/IP  帶寬  實(shí)現  PowerPC  

使用Verilog實(shí)現基于FPGA的SDRAM控制器

  • 介紹了SDRAM的特點(diǎn)和工作原理,提出了一種基于FPGA的SDRAM控制器的設計方法,使用該方法實(shí)現的控制器可非常方便地對SDRAM進(jìn)行控制。
  • 關(guān)鍵字: Verilog  SDRAM  FPGA  控制器    
共7136條 468/476 |‹ « 466 467 468 469 470 471 472 473 474 475 » ›|

fpga ip介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga ip!
歡迎您創(chuàng )建該詞條,闡述對fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>