EEPW首頁(yè) >>
主題列表 >>
flash fpga
flash fpga 文章 進(jìn)入flash fpga技術(shù)社區
基于FPGA實(shí)現FIR濾波器的研究
- 基于FPGA實(shí)現FIR濾波器的研究 武漢大學(xué)電氣工程學(xué)院(430072) 郭曉宇 潘 登 楊同中 摘 要：針對在FPGA中實(shí)現FIR濾波器的關(guān)鍵——乘法運算的高效實(shí)現進(jìn)行了研究,給出了將乘法化為查表的DA算法,并采用這一算法設計了FIR濾波器。通過(guò)FPGA仿真驗證,證明了這一方法是可行和高效的,其實(shí)現的濾波器的性能優(yōu)于用DSP和傳統方法實(shí)現的FIR濾波器。最后介紹了整數的CSD表示和還處于研究階段的根據FPGA實(shí)現的要求改進(jìn)的最優(yōu)表示。 關(guān)鍵詞：FPGA DA FIR濾波器 CSD
- 關(guān)鍵字： CSD DA FIR濾波器 FPGA
內嵌ARM核的FPGA芯片EPXA10及其在圖像驅動(dòng)和處理方面的應用
- 內嵌ARM核的FPGA芯片EPXA10及其在圖像驅動(dòng)和處理方面的應用 北京航空航天大學(xué)自動(dòng)化科學(xué)與電氣工程學(xué)院(100083) 尹 娜 江 潔 張廣軍 摘 要：介紹了內嵌 ARM核的FPGA芯片EPXA10的主要功能特點(diǎn)、內部結構及工作方式，通過(guò)其在圖像驅動(dòng)和處理方面的應用，體現了EPXA10邏輯控制實(shí)現簡(jiǎn)單、對大量數據做簡(jiǎn)單處理速度快以及軟件編程靈活的特點(diǎn)。 關(guān)鍵詞：ARM FPGA EPXA10 圖像驅動(dòng) 圖像處理 隨著(zhù)亞微米技術(shù)的發(fā)展，FPGA芯片密度不斷增加，并以強大的
- 關(guān)鍵字： ARM EPXA10 FPGA 圖像處理 圖像驅動(dòng)
高速數字串行加法器及其應用
- 高速數字串行加法器及其應用 深圳南山區科技園中興通訊IC開(kāi)發(fā)一部(518057) 鐘信潮上海盛立亞光網(wǎng)絡(luò )系統有限公司 薛小剛深圳南山區科技園中興通訊3G開(kāi)發(fā)(518057) 王 誠 摘 要：與傳統加法器相比，數字串行加法器具有工作頻率高、占用資源少、設計靈活等優(yōu)點(diǎn)。介紹了數字串行加法器的原理，說(shuō)明了該加法器在FPGA上的實(shí)現要點(diǎn)及其在匹配濾波器設計中的應用。 關(guān)鍵詞：加法器 位并行 數字串行 FPGA 匹配濾波器 與傳統DSP相比，定制DSP具有速度更高、設計靈活、易于更改
- 關(guān)鍵字： FPGA 加法器 匹配濾波器 數字串行 位并行
利用Virtex-5 FPGA實(shí)現更高的性能
- 在FPGA系統設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構建模塊，特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例，我將探究ExpressFabric架構的主要功能?；趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
- 關(guān)鍵字： FPGA Virtex-5 單片機 嵌入式系統
利用Xilinx Platform Studio工具套件，快速、便捷地生成 BSP
- 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個(gè)可編程邏輯設備中開(kāi)發(fā)極其復雜且高度定制化的嵌入式系統已成為可能。 隨著(zhù)芯片性能的不斷增加，如何使設計方法始終高效、多產(chǎn)，成為人們面臨的主要挑戰。嵌入式系統開(kāi)發(fā)的關(guān)鍵活動(dòng)之一是開(kāi)發(fā)板支持包 (BSP)。利用 BSP，可以使嵌入式軟件應用程序成功地初始化，并與連接到處理器的硬件資源進(jìn)行通信。典型的 BSP 組件包括引導代碼、設備驅動(dòng)程序代碼和
- 關(guān)鍵字： FPGA PowerPC 處理器的Virtex 單片機 嵌入式系統
利用Virtex-5 FPGA實(shí)現更高性能的方法
- 在FPGA系統設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx? 的Virtex?-5 FPGA構建模塊，特別是新的ExpressFabric?技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例，我將探究ExpressFabric架構的主要功能?；趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
- 關(guān)鍵字： FPGA Virtex-5 單片機 邏輯構造 嵌入式系統
可重構計算技術(shù)將漸入民用領(lǐng)域
- ??? 可重構計算（Reconfigurable Computing） 技術(shù)是指在軟件的控制下，利用系統中的可重用資源（如FPGA等可重構邏輯器件），根據應用的需要重新構造一個(gè)新的計算平臺，達到接近專(zhuān)用硬件設計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導致的性能損失，同時(shí)也消除了專(zhuān)用集成電路（ASIC）計算模式因為前期設計制造的復雜過(guò)程帶來(lái)的高代價(jià)和不可重用等缺陷。???? 從某種意義上來(lái)說(shuō)，可重構計算技術(shù)并不是什么新技術(shù)，
- 關(guān)鍵字： FPGA 可重構計算 嵌入式
FPGA實(shí)現的FIR算法在汽車(chē)動(dòng)態(tài)稱(chēng)重儀中的應用
- 引言 車(chē)輛在動(dòng)態(tài)稱(chēng)重時(shí)，作用在平臺上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車(chē)速、車(chē)輛自身諧振、路面激勵、輪胎驅動(dòng)力等，給動(dòng)態(tài)稱(chēng)重實(shí)現高精度測量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導致不能實(shí)現實(shí)時(shí)處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數字濾波消除干擾。 FIR濾波的原理及實(shí)現 本文采用FIR數字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統濾波參數，x(n)為采集的信號，
- 關(guān)鍵字： FIR算法 FPGA 動(dòng)態(tài)稱(chēng)重儀 汽車(chē)電子 汽車(chē)電子
FPGA與CPLD的區別
- 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點(diǎn):①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時(shí)序邏輯。換句話(huà)說(shuō),ＦＰＧＡ更適合于觸發(fā)器豐富的結構,而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結構。②ＣＰＬＤ的連續式布線(xiàn)結構決定了它的時(shí)序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線(xiàn)結構決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過(guò)修改具有固定內連電路的邏輯功能來(lái)編程,ＦＰＧＡ主要通過(guò)
- 關(guān)鍵字： CPLD FPGA
一種眼科B型超聲診斷議
- 摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數據共享RAM實(shí)現采樣和顯示相對獨立的模塊化設計方案以及FPGA在該設計中的具體應用。 20世紀50年代初超聲探測開(kāi)始應用于醫學(xué)領(lǐng)域至今，超聲診斷技術(shù)已有了長(cháng)足的進(jìn)展。超聲診斷儀更是形式多樣，型號繁多。 超聲診斷儀通常按三種方法分類(lèi)，它們是：①按圖像信息的獲取方法分類(lèi)，由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
- 關(guān)鍵字： FPGA 醫療電子專(zhuān)題
Nios II系統在數字式心電診監測設備中的應用
- （1、武漢科技學(xué)院 河北 武漢 430073；2、華中科技大學(xué) 同濟醫學(xué)院河北 武漢 430000） 1 引言心電檢測儀是醫學(xué)界運用廣泛的一種心電監測設備，他主要由12導聯(lián)心電傳感器和心電信號處理設備兩部分組成，目前運用廣泛的數字式心電檢測儀大都是由DSP處理器外加一個(gè)單片機（MCU），通過(guò)編寫(xiě)復雜的并行通訊協(xié)議來(lái)完成的，這種結構雖然有較高的精度，但硬件設計復雜，軟件編寫(xiě)煩瑣，相應的開(kāi)發(fā)周期長(cháng)，研制成本高。本設計采用Altera公司先進(jìn)的SOPC（可編程片上系統）解決方案--以32位Nios I
- 關(guān)鍵字： FPGA II Nios 醫療電子專(zhuān)題
flash fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng )建詞條
flash fpga電路
flash fpga相關(guān)帖子
flash fpga資料下載
flash fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473