<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

基于CPLD／FPGA的VHDL語(yǔ)言電路優(yōu)化設計

  • 杜志傳，鄭建立(上海理工大學(xué) 醫療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語(yǔ)言，是隨著(zhù)可編程邏輯器件(PLD)的發(fā)展而發(fā)
  • 關(guān)鍵字： VHDL  CPLD／FPGA  電路設計  優(yōu)化  

FPGA與CPLD的辨別和分類(lèi)

  • FPGA與CPLD的辨別和分類(lèi)主要是根據其結構特點(diǎn)和工作原理。通常的分類(lèi)方法是：將以乘積項結構方式構成邏輯行為的器件稱(chēng)為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
  • 關(guān)鍵字： FPGA  CPLD  辨識  

拆解安捷倫電源/測量單元(SMU)

  • Dave Jones在5年時(shí)間里，上傳了超過(guò)600個(gè)電子類(lèi)的視頻。在每周二，Jones會(huì )拆解一個(gè)不錯的設備(當然，有時(shí)候沒(méi)有那么好)，Jones并不是簡(jiǎn)單地把盒子破壞、打開(kāi)，他會(huì )用他豐富的電子設計知識來(lái)說(shuō)明這個(gè)設備是怎么設計
  • 關(guān)鍵字： 拆解    FPGA    CPLD    Xilinx    安捷倫  

基于數字電位計的X射線(xiàn)探測器偏壓調節

  • 針對某X射線(xiàn)探測器輸出信號增益需不斷調節以滿(mǎn)足后續信號采集電路的輸入范圍，其偏置電壓需要精細調節，文章采用數字電位計和FPGA設計了X射線(xiàn)探測器偏置電壓調節系統。闡述了所選數字電位計的參數、特點(diǎn)及內部結構，在此基礎上給出了系統的設計方案。文章中FPGA采用SPI通信方式對數字電位計進(jìn)行配置實(shí)現電阻100KΩ共256檔的調節，最終給出實(shí)際測試結果，驗證了采用數字電位計實(shí)現偏壓調節的靈活性。
  • 關(guān)鍵字： X射線(xiàn)探測器  反向偏壓調節  數字電位計  SPI  FPGA  

硬核浮點(diǎn)DSP的FPGA或取代高性能計算GPGPU

  • 近來(lái)，Altera公司推出業(yè)界首款浮點(diǎn)FPGA，它集成了硬核IEEE754兼容浮點(diǎn)運算功能，提高了DSP性能、設計人員的效能和邏輯效率。據悉，硬核浮點(diǎn)DSP模塊集成在A(yíng)ltera20nmArria10FPGA和SoC中，以及14nmStratix10FPGA和SoC
  • 關(guān)鍵字： DSP  FPGA  數字信號處理  

FPGA內建處理器 加速軟硬協(xié)同設計速度

  • 在所謂的嵌入式設計領(lǐng)域，FPGA(可編程邏輯閘陣列)亦可屬于該領(lǐng)域的陣營(yíng)之一，但隨著(zhù)ARM的開(kāi)疆辟土，ARM在嵌入式領(lǐng)域也有相當優(yōu)異的成績(jì)表現。賽靈思(Xilinx)FAE經(jīng)理羅志愷直言，在產(chǎn)業(yè)界里，同時(shí)具備ARM處理器、PLD與
  • 關(guān)鍵字： FPGA  處理器  軟硬協(xié)同  

紓解處理器負擔　FPGA推升系統電源效率

  • 繼手機之后，智慧眼鏡、智慧手表等穿戴式裝置可望將系統耗電規格推向新的里程碑，因而也刺激小封裝、低功耗的現場(chǎng)可編程閘陣列(FPGA)導入需求，以扮演顯示器、I/O和相機子系統與主處理器之間的橋梁，協(xié)助分擔耗電量
  • 關(guān)鍵字： FPGA  處理器  電源效率  

FPGA+DSP架構的HD-SDI高清圖像處理系統設計

  • 摘要：隨著(zhù)圖像處理技術(shù)及傳感器技術(shù)的不斷發(fā)展，高清數字圖像取代模擬圖像成為一種趨勢。設計了一種基于HD-SDI技術(shù)的高清圖像處理系統，可通過(guò)FPGA+DSP架構對1080P全高清圖像進(jìn)行采集和字符疊加，并實(shí)時(shí)進(jìn)行目標提
  • 關(guān)鍵字： HD-SDI  圖像處理  DVI  FPGA  

一種FPGA高速訪(fǎng)問(wèn)USB設備的設計方案

  • 摘要：針對FPGA訪(fǎng)問(wèn)USB設備存在傳輸速率低、資源消耗大、開(kāi)發(fā)復雜的缺點(diǎn)，提出了一種將ARM處理器與FPGA相結合實(shí)現高速訪(fǎng)問(wèn)USB設備的方案。該方案利用ARM處理器的USB Host讀取USB設備數據井緩存于高速內存，采用乒乓
  • 關(guān)鍵字： USB設備  數據訪(fǎng)問(wèn)  FPGA  嵌入式系統  

基于DSP和FPGA的編碼器信號測量及處理的通用模塊

  • 隨著(zhù)科學(xué)技術(shù)的飛速發(fā)展，自動(dòng)控制系統在各領(lǐng)域中的應用越來(lái)越多，特別是計算機自動(dòng)控制系統已成為現代科學(xué)技術(shù)、軍事工程和現代工業(yè)等領(lǐng)域不可缺少的部分。因而，自動(dòng)控制元件如作為動(dòng)力裝置的各種電動(dòng)機、發(fā)電機和
  • 關(guān)鍵字： DSP  FPGA  增量式編碼器  

MicroBlaze AXI總線(xiàn)實(shí)現OLED顯示

  • OLED作為從設備，主設備通過(guò)SPI控制協(xié)議和OLED模塊進(jìn)行通信，硬件接口為PMOD接口，OLED模塊內部集成SRAM存儲設備緩存顯示數據。OLED模塊使用4wire SPI串行方式,其信號包含：SCK(時(shí)鐘),CS(片選),MOSI(master output
  • 關(guān)鍵字： NANO2    microblaze    FPGA    OLED  

基于OpenCL標準的FPGA設計

  • 在可編程技術(shù)發(fā)展的最初階段，可編程能力出現了兩個(gè)極端。一個(gè)極端的代表是單核CPU和DSP單元。這些器件使用含有一系列可執行指令的軟件來(lái)進(jìn)行編程。對于編程人員，在概念上以連續的方式來(lái)開(kāi)發(fā)這些指令，而高級處理器
  • 關(guān)鍵字： OpenCL    FPGA  

采用Altera 10代FPGA實(shí)現低延時(shí)小尺寸設計

  • 由于電子設計日漸復雜，設計人員通常需要采用各種不同類(lèi)型的功能，但他們無(wú)法具備所有的專(zhuān)業(yè)知識、資源和時(shí)間。這促使了半導體知識產(chǎn)權(SIP)市場(chǎng)的增長(cháng)，預計2017年將達到57億美元。某些復雜設計使用的各種SIP模塊甚
  • 關(guān)鍵字： FPGA  低延遲  Altera  

FPGA 101：用Vivado HLS為軟件提速

  • 在編寫(xiě)軟件時(shí)，您有沒(méi)有遇到過(guò)無(wú)論怎么努力編碼，軟件都不能按您期望的速度運行?我遇到過(guò)。您有沒(méi)有想過(guò)，“有沒(méi)有什么簡(jiǎn)單而且成本不高的方法可將一些代碼輸入多個(gè)定制處理器或定制硬件?”畢竟，您的應用
  • 關(guān)鍵字： FPGA    Vivado  

FPGA更適用于視覺(jué)處理

  • 美國國家儀器公司將工程的視覺(jué)處理移植到FPGA上實(shí)現，可獲得更高的處理性能Jeff Bier 是嵌入式視覺(jué)聯(lián)盟的創(chuàng )始人，本月在德克薩斯州奧斯汀舉辦的NI WEEK大會(huì )上，Jeff關(guān)注了國家儀器公司的一個(gè)演示系統，這個(gè)系統是國
  • 關(guān)鍵字： FPGA    視覺(jué)處理  
共6878條 112/459 |‹ « 110 111 112 113 114 115 116 117 118 119 » ›|

flash fpga介紹

您好，目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>