<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> flash fpga

FPGA的基本結構:六大組成部分簡(jiǎn)介

  • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線(xiàn)資源、底層嵌入功能單元和內嵌專(zhuān)用硬核等。每個(gè)單元簡(jiǎn)介如下:1.可編程輸入/輸出單元(I/O單元)目前大多數FPGA的I/O單元被
  • 關(guān)鍵字: FPGA  I/O單元  硬核  

采用Cyclone FPGA 實(shí)現智能電網(wǎng)自動(dòng)化

  • 要實(shí)現對新的或者更新后的智能電網(wǎng)的最優(yōu)控制,需要端到端通信和高效的供電網(wǎng)絡(luò ),特別是傳輸和分配(T FPGA技術(shù)在復雜智能電網(wǎng)輔助支持系統中扮演了關(guān)鍵角色。典型子站自動(dòng)化體系結構如下圖所示:圖1.典型子站自動(dòng)化體
  • 關(guān)鍵字: Cyclone  FPGA  智能電網(wǎng)  自動(dòng)化  

基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統的設計與實(shí)現

  • 主要針對目前視頻圖像處理發(fā)展的現狀,結合FPGA技術(shù),設計了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統。系統采用FPGA作為主控芯片,搭栽專(zhuān)用的編碼解碼芯片進(jìn)行圖像的采集與顯示,主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設置等幾個(gè)功能模塊。采用FPGA的標準設計流程及一些常用技巧來(lái)對整個(gè)系統進(jìn)行編程。重點(diǎn)在于利用FPFA開(kāi)發(fā)平臺對普通相機輸出的圖像進(jìn)行采集與顯示,最終能在連接的RCA端口顯示屏顯示。
  • 關(guān)鍵字: FPGA  視頻圖像采集  顯示系統  

京微雅格重磅之作―新版FPGA/CAP設計套件Primace5.0

  • 簡(jiǎn)介作為國內唯一一家具有完全自主知識產(chǎn)權的FPGA與可配置應用平臺CAP(Configurable Application Platform)產(chǎn)品供應商,京微雅格一直在快節奏的改進(jìn)與產(chǎn)品配套的軟件開(kāi)發(fā)環(huán)境。最近,新一代FPGA/CAP設計套件Primace5
  • 關(guān)鍵字: 京微雅格  FPGA  CAP設計套件  Primace5.0  

FPGA最小系統電路分析:高速SDRAM存儲器接口電路設計

  • 高速SDRAM存儲器接口電路設計SDRAM可作為軟嵌入式系統的(NIOS II)的程序運行空間,或者作為大量數據的緩沖區。SDRAM是通用的存儲設備,只要容量和數據位寬相同,不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
  • 關(guān)鍵字: SDRAM  FPGA  最小系統  電路分析    

基于FPGA與有限狀態(tài)機的高精度測角系統的設計與實(shí)現

  • 激光跟蹤測量系統(Laser Tracker System)是工業(yè)測量系統中常用的一種高精度的測量?jì)x器,是近十年發(fā)展起來(lái)的新型大尺寸空間測量?jì)x器,不僅對靜止目標可以測量,而且對運動(dòng)目標也可以進(jìn)行跟蹤測量。它集合了激光測距技
  • 關(guān)鍵字: FPGA  有限狀態(tài)機  高精度  測角系統    

基于Xilinx FPGA的部分動(dòng)態(tài)可重構技術(shù)的信號解調系統

  • 隨著(zhù)現代通信技術(shù)的迅速發(fā)展,信號的調制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進(jìn)行實(shí)時(shí)解調,現在很多的解調關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀(guān),利用FPGA強大的
  • 關(guān)鍵字: Xilinx  FPGA  部分動(dòng)態(tài)可重構  信號解調系統    

基于FPGA的雙備份多路數據采集存儲系統的設計與實(shí)現

  • 隨著(zhù)信息技術(shù)的發(fā)展以及數字集成電路速度的提高,實(shí)時(shí)處理大量數據已經(jīng)成為現實(shí),但在一些特殊條件下,無(wú)法實(shí)時(shí)傳輸數據,必須使用存儲測試方法。該方法是在不影響被測對象或在允許的范圍下,將微型存儲測試系統置入
  • 關(guān)鍵字: FPGA  備份  多路數據采集  存儲系統    

基于FPGA 的DDR SDRAM控制器在高速數據采集系統中應用

  • 實(shí)現數據的高速大容量存儲是數據采集系統中的一項關(guān)鍵技術(shù)。本設計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制,以狀態(tài)機來(lái)描述對DDR SDRAM 的各種時(shí)序操作,設計了DDR SDRAM 的數據與命令接口。用控
  • 關(guān)鍵字: SDRAM  FPGA  DDR  控制器    

FPGA與DDR3 SDRAM的接口設計

  • DDR3 SDRAM內存的總線(xiàn)速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作電壓,采用90nm制程達到2Gbits的高密度。這個(gè)架構毫無(wú)疑問(wèn)更快、更大,每比特的功耗也更低,但是如何實(shí)現FPGA和DDR3 SDRAM DI
  • 關(guān)鍵字: SDRAM  FPGA  DDR3  接口設計    

基于FPGA+DSP雷達導引頭信號處理中FPGA設計的關(guān)鍵技術(shù)

  • 1 引言隨著(zhù)同防工業(yè)對精確制導武器要求的不斷提高,武器系統總體設計方案的日趨復雜,以及電子元器件水平的飛速發(fā)展。導引頭信號處理器的功能越來(lái)越復雜,硬件規模越來(lái)越大.處理速度也越來(lái)越高.而且產(chǎn)品的更新速度
  • 關(guān)鍵字: FPGA  DSP  雷達導引頭  關(guān)鍵技術(shù)    

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現PCM數字基群接口傳輸

  • 采用PCM編碼原理及FPGA編程技術(shù)實(shí)現PCM數字基群接口傳輸低速數據的接入
    一、概述----高速傳輸系統中低速設備的接入有廣泛的應用范圍。在環(huán)境監控等監控網(wǎng)絡(luò )中,被監控設備往往提供RS-232/RS-485/V.10/V.35的通信接口
  • 關(guān)鍵字: PCM  FPGA  編碼  編程    

基于DSP及FPGA的水下目標定位系統數字信號處理模塊設計

  • 隨著(zhù)水下武器和水下航行器等水下目標的快速發(fā)展,對其進(jìn)行定位和跟蹤從而檢驗其性能的試驗具有非常重要的意義,這也是水下目標試驗場(chǎng)的重要工作內容。水下試驗場(chǎng)的定位系統根據被測目標是否加裝合作聲信標,可以分為
  • 關(guān)鍵字: FPGA  DSP  水下目標定位  數字信號處理    

以FPGA為基礎的SoC驗證平臺 自動(dòng)化電路仿真偵錯功能

  • 隨著(zhù)系統芯片(SoC)設計的體積與復雜度持續升高,驗證作業(yè)變成了瓶頸:占了整個(gè)SoC研發(fā)過(guò)程中70% 的時(shí)間。因此,任何能夠降低驗證成本并能更早實(shí)現驗證sign-off的方法都是眾人的注目焦點(diǎn)。臺灣工業(yè)技術(shù)研究院 (工研院
  • 關(guān)鍵字: FPGA  SoC  基礎  電路仿真    

FPGA基礎知識及其工作原理

  • 高端設計工具為少有甚是沒(méi)有硬件設計技術(shù)的工程師和科學(xué)家提供現場(chǎng)可編程門(mén)陣列(FPGA)。無(wú)論你使用圖形化設計程序,ANSI C語(yǔ)言還是VHDL語(yǔ)言,如此復雜的合成工藝會(huì )不禁讓人去想FPGA真實(shí)的運作情況。在這個(gè)芯片中的
  • 關(guān)鍵字: FPGA    乘法器    觸發(fā)器    DSP    RAM  
共6878條 110/459 |‹ « 108 109 110 111 112 113 114 115 116 117 » ›|

flash fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條flash fpga!
歡迎您創(chuàng )建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>