<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 摩爾定律放緩,eFPGA技術(shù)迎來(lái)了最好的發(fā)展時(shí)機

摩爾定律放緩,eFPGA技術(shù)迎來(lái)了最好的發(fā)展時(shí)機

作者: 時(shí)間:2018-12-03 來(lái)源:OFweek電子工程網(wǎng) 收藏
編者按:未來(lái)幾年,摩爾定律是否會(huì )真的消失?它是否會(huì )改變如今的產(chǎn)業(yè)格局?這個(gè)不好說(shuō),但是放緩的節奏是不可否認的,摩爾定律的變化,給半導體產(chǎn)業(yè)帶來(lái)了很多的不確定性,這也給eFPGA帶來(lái)了發(fā)展機遇。   

  自被提出到現在,它已經(jīng)伴隨著(zhù)半導體產(chǎn)業(yè)走過(guò)了半個(gè)多世紀,這個(gè)規律揭示了信息技術(shù)進(jìn)步的神速,它讓人們相信,IC制程技術(shù)是可以呈現直線(xiàn)式的發(fā)展,通過(guò)先進(jìn)的工藝能讓IC產(chǎn)品持續地降低成本,同時(shí)提升產(chǎn)品性能。但在今年,這樣的想法或許被打破,業(yè)界對的懷疑聲連綿不斷,先是格芯宣布放棄7nm FinFET項目,隨后英特爾延緩7nm工藝的研究進(jìn)程等等,這些動(dòng)作凸顯了企業(yè)對行業(yè)新的看法。未來(lái)幾年,是否會(huì )真的消失?它是否會(huì )改變如今的產(chǎn)業(yè)格局?這個(gè)不好說(shuō),但是放緩的節奏是不可否認的,摩爾定律的變化,給半導體產(chǎn)業(yè)帶來(lái)了很多的不確定性,這也給帶來(lái)了發(fā)展機遇。

本文引用地址:http://dyxdggzs.com/article/201812/395142.htm

  

摩爾定律放緩,eFPGA迎來(lái)了最好的發(fā)展時(shí)機

  迎來(lái)了發(fā)展良機

  對于業(yè)界而言,并非一種新的技術(shù),早在十多年前就已經(jīng)出現過(guò),它是嵌入式的FPGA技術(shù)。大家對FPGA技術(shù)更熟悉,FPGA和ASIC芯片都是應用非常廣泛的,但一直以來(lái),似乎ASIC芯片才是真正的市場(chǎng)主流,并非是FPGA技術(shù)的原因,而是它們的制造成本和應用場(chǎng)景所致,相對而言,FPGA或eFPGA的成本更高,除非有特定的場(chǎng)景需求,客戶(hù)并不愿意采用價(jià)格更昂貴的技術(shù)?!?/p>

摩爾定律放緩,eFPGA迎來(lái)了最好的發(fā)展時(shí)機

  隨著(zhù)芯片技術(shù)的發(fā)展,ASIC芯片也出現了發(fā)展瓶頸,材料和架構的局限讓它們很難滿(mǎn)足某些場(chǎng)景,如AI帶來(lái)的算力需求、機器學(xué)習應用以及云計算等,大數據和物聯(lián)網(wǎng)的進(jìn)步,帶來(lái)了更大的運算需求,eFPGA重新成為市場(chǎng)的香餑餑,這種全新的、異構的、自帶可編程硬件加速器的新技術(shù)成為推動(dòng)半導體產(chǎn)業(yè)向前的關(guān)鍵驅動(dòng)力。

  據OFweek電子工程網(wǎng)獲悉,目前市面上提供完整的eFPGA技術(shù)解決方案的公司并不多,Achronix是其中的佼佼者,它們剛剛入圍全球半導體聯(lián)盟2018年最受尊敬的私有半導體公司獎,具備將eFPGA技術(shù)嵌入到ASIC芯片中實(shí)現量產(chǎn)的能力,Achronix的Speedcore是業(yè)界首款向客戶(hù)出貨的eFPGA IP產(chǎn)品。

  eFPGA技術(shù)的優(yōu)勢和應用

  隨著(zhù)人工智能和機器學(xué)習等對大數據處理能力的更高要求,處理器核心數量的增加并不能帶來(lái)計算能力的成倍增長(cháng),而eFPGA的SoC不僅可以更快速地進(jìn)行數據處理,同時(shí)功耗也更低。但想把FPGA嵌入到SoC中并不是一件簡(jiǎn)單的事情,不僅需要擁有FPGA經(jīng)驗,更需要有IP集成的經(jīng)驗。Achronix是第一家提供帶有嵌入式系統級別IP的高密度FPGA的供應商,因此使用相同的、經(jīng)過(guò)驗證的技術(shù)最終推出了eFPGA產(chǎn)品。

  “Achronix很高興能夠走在嵌入式FPGA市場(chǎng)的最前沿,該技術(shù)正在迅速地成為許多需要硬件加速的應用的首要選擇”,Achronix市場(chǎng)營(yíng)銷(xiāo)副總裁Steve Mensor說(shuō)道?!斑@些全新的eFPGA Accelerator應用加速項目將使創(chuàng )新的公司和研究機構能夠使用我們的IP和工具去構建下一代的可編程芯片,從而滿(mǎn)足AI / ML和其他計算密集型應用不斷增長(cháng)的數據和計算量需求?!?/p>

  人工智能和機器學(xué)習的加速器

  針對人工智能的應用特點(diǎn),eFPGA技術(shù)提供了一種新的解決方案,利用它在自定義處理器和內存管理技術(shù)的優(yōu)點(diǎn),嵌入式可編程邏輯通過(guò)消除對面積大、功耗高的I/ O電路的需求,縮減了芯片的總面積。Achronix亞太區總經(jīng)理羅煒亮表示,Achronix的Speedster等許多FPGA架構提供了完全可自定義的邏輯和數字信號處理引擎的混合結構,它們可支持固定和浮點(diǎn)運算,DSP引擎可采用由8位或16位單元來(lái)組成一種構建模塊,這種方法可以將它們組合起來(lái)以支持更高精度的數據類(lèi)型,通過(guò)用邏輯陣列中的查找表來(lái)實(shí)現相關(guān)邏輯也能夠適用于低精度。Achronix的Speedcore可集成在芯片上的嵌入式FPGA半導體知識產(chǎn)權模塊。

  

摩爾定律放緩,eFPGA迎來(lái)了最好的發(fā)展時(shí)機


  除了計算和網(wǎng)絡(luò )基礎設施的通用要求之外,人工智能/機器學(xué)習還對高密度和針對性計算產(chǎn)生了顯著(zhù)增加的需求,MLP模塊是一種高度靈活的計算引擎,它與存儲器緊密耦合,從而為人工智能和機器學(xué)習應用提供了性能/功耗比最高和成本最低的解決方案。

  Steve Mensor表示,與以前的Achronix FPGA產(chǎn)品相比,新的Achronix機器學(xué)習處理器利用了人工智能/機器學(xué)習處理的特定屬性,并將這些應用的性能提高了300%。這是通過(guò)多種架構性創(chuàng )新來(lái)實(shí)現的,這些創(chuàng )新可以同時(shí)提高每個(gè)時(shí)鐘周期的性能和操作次數。他提到,Achronix推出的用于人工智能、機器學(xué)習和網(wǎng)絡(luò )硬件加速應用的第四代Speedcore eFPGA IP產(chǎn)品,與之前一代的Speedcore eFPGA產(chǎn)品相比,Speedcore Gen4的性能提速60%、功耗降低50%、芯片面積縮小65%;新的機器學(xué)習處理器單元模塊為人工智能/機器學(xué)習應用提供高出300%的性能。這些機器學(xué)習處理器支持各種定點(diǎn)和浮點(diǎn)格式,包括Bfloat16、16位、半精度、24位和單元塊浮點(diǎn),用戶(hù)可以通過(guò)為其應用選擇最佳精度來(lái)實(shí)現精度和性能的均衡。

  eFPGA技術(shù)被稱(chēng)為最佳的硬件加速器

  大數據和網(wǎng)絡(luò )帶來(lái)巨大的數據處理需求,傳統的多核CPU和SoC需要可編程硬件加速器來(lái)預處理和卸載數據,從而提升其計算性能,對于低至中容量應用,獨立的FPGA芯片是一種方便且實(shí)際的解決方案,對于高容量應用,eFPGA是最佳解決方案。Steve Mensor表示,要將FPGA嵌入到SoC中首先需要解決FPGA芯片的面積問(wèn)題,標準的FPGA內核與可編程IO、控制器等面積比接近1:1,Achronix的Speedcoree FPGA直接連接至SoC,不僅能夠將FPGA芯片面積減少一半,使FPGA能夠嵌入到SoC中,還能夠減小CB的尺寸、減少PCB的層數以及提高信號完整性。

  

摩爾定律放緩,eFPGA迎來(lái)了最好的發(fā)展時(shí)機

  Achronix市場(chǎng)營(yíng)銷(xiāo)副總裁Steve Mensor

  Steve Mensor繼續說(shuō)道,Speedcore以?xún)炔窟B線(xiàn)方式直接連接至SoC,省去了在外置獨立FPGA中可見(jiàn)的大型可編程輸入輸出緩沖,能耗得到了降低。Speedcore省去了對獨立FPGA周邊所有支持性元器件的需求,這些元器件包括電源調節器、時(shí)鐘發(fā)生器、電平位移器、無(wú)源元件和FPGA冷卻器件,成本也就相應的降低。

  對于FPGA開(kāi)發(fā)者而言,軟件工具的重要性不言而喻,Achronix為客戶(hù)提供ACE設計工具。Steve Mensor表示,Achronix的研究類(lèi)eFPGA Accelerator應用加速項目和測試芯片類(lèi)eFPGA Accelerator應用加速項目,將支持研究機構和測試芯片開(kāi)發(fā)人員輕松地獲得Achronix的Speedcore eFPGA技術(shù)的許可授權,該項許可包括對接預先配置的、經(jīng)過(guò)流片驗證的Speedcore eFPGA IP以及該公司業(yè)內一流的ACE設計工具。

  最后,Steve Mensor提到,Achronix已經(jīng)可以提供基于臺積電(TSMC)的16納米FinFETPlus(16FF)工藝的SpeedcoreIP產(chǎn)品,并且正在開(kāi)發(fā)基于臺積電的7納米工藝的IP。

  總結:

  隨著(zhù)機器學(xué)習和人工智能的發(fā)展,市場(chǎng)對芯片算力的要求與日俱增,廠(chǎng)商在架構和工藝上提升性能的瓶頸逐漸出現,新的FPGA技術(shù)可以幫助它們解決這些難題,Achronix的eFPGA技術(shù)在性能和功耗上找到了一個(gè)平衡點(diǎn),解決了企業(yè)的難題。高性能計算將成為主流的應用,未來(lái)eFPGA技術(shù)定會(huì )在市場(chǎng)上大放異彩,市場(chǎng)份額逐漸增加。



關(guān)鍵詞: 摩爾定律 eFPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>