<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > 辰芯科技選用FLEX LOGIX TSMC 12FFC工藝的eFPGA IP

辰芯科技選用FLEX LOGIX TSMC 12FFC工藝的eFPGA IP

作者: 時(shí)間:2019-01-22 來(lái)源:電子產(chǎn)品世界 收藏

  Flex LogixòTechnologies, Inc.今天宣布,大唐電信下屬芯片公司辰芯科技,已獲得EFLX4K eFPGA在TSMC 12納米FinFET Compact (12FFC)工藝上的授權許可,將應用于無(wú)線(xiàn)通信芯片中。辰芯同時(shí)還獲得額外的EFLX Compiler授權許可,用于分發(fā)給客戶(hù), 使其可以自主對芯片上的eFPGA進(jìn)行應用開(kāi)發(fā)。

本文引用地址:http://dyxdggzs.com/article/201901/396992.htm

  在通信領(lǐng)域的應用

  今天的通信系統是FPGA的主要用戶(hù),其靈活性和可重新配置性允許客戶(hù)定制和實(shí)時(shí)更新協(xié)議和算法。通過(guò)將FPGA集成到專(zhuān)用集成電路/片上系統(ASIC / SoC)中,EFLX eFPGA可以使系統更小,成本更低,功耗更低。

  “我們很自豪能與辰芯科技合作,他們全面深入地評估了Flex Logix的技術(shù),”Flex Logix首席執行官Geoff Tate說(shuō)。 “eFPGA可以為芯片的性能,功耗和可重配置性帶來(lái)顯著(zhù)改進(jìn)。我們認為中國是我們技術(shù)的最大市場(chǎng)之一,包括IP和新的NMAX AI推理 IP?!?/p>

  EFLX4K Logic IP內核具有4K個(gè) 等效4輸入LUT,632個(gè)輸入和632個(gè)輸出,是一個(gè)完整的eFPGA。 EFLX4K DSP IP內核用40個(gè)乘法器累加器替代了大約1/4的LUT,用于DSP和人工智能(AI)應用。多個(gè)EFLX4K IP內核可以拼接在一起,形成更大的陣列,以支持需要更多LUT的應用,可以拼成高達7x7的邏輯和DSP內核陣列。

  EFLX eFPGA陣列使用VHDL或Verilog編程; EFLX Compiler采用Synopsys Synplify等綜合工具的輸出,并進(jìn)行布局,布線(xiàn),時(shí)序分析和比特流生成。



關(guān)鍵詞: FLEX eFPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>