<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> dpu asic

Xilinx UltraScale 架構—業(yè)界首款ASIC級All Programmable架構

  • 現在,人們需要采用一種創(chuàng )新型架構來(lái)管理數百Gbps的系統性能,以實(shí)現全線(xiàn)速下的智能處理能力,并擴展至Tb級性能和每秒10億次浮點(diǎn)運算水平。
  • 關(guān)鍵字: 賽靈思  DSP  ASIC  UltraScale  RAM  

常見(jiàn)問(wèn)題解答:賽靈思采用首個(gè)ASIC級UltraScale可

  • 1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品? 賽靈思宣布20nm兩項新的行業(yè)第一,延續28nm工藝節點(diǎn)上一系列業(yè)界創(chuàng )新優(yōu)勢: middot; 賽靈思宣布開(kāi)始投片半導體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
  • 關(guān)鍵字: UltraScale  ASIC  賽靈思  可編程    

ASIC設計服務(wù)何去何從?高端應用和中國客戶(hù)是兩大關(guān)鍵詞

  • “Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng )新與應用展”(China IC Expo,簡(jiǎn)稱(chēng)CICE)上業(yè)界熱議的一個(gè)話(huà)題。的確,現如今FPGA越來(lái)越“強勢”,越來(lái)越多地將ARM核、MCU、DSP等融合進(jìn)來(lái),在性能和功耗上對ASIC進(jìn)行全面圍堵。不只如此,當硅制造技術(shù)進(jìn)入到28nm甚至更低節點(diǎn)時(shí),芯片制造動(dòng)輒上百萬(wàn)美金的NRE費用也讓系統設計公司吃不消。
  • 關(guān)鍵字: 富士通  ASIC  FPGA  

安森美與空客合作開(kāi)發(fā)飛行控制計算機的復雜ASIC

  • 推動(dòng)高能效創(chuàng )新的安森美半導體(ON Semiconductor,美國納斯達克上市代號:ONNN)與領(lǐng)先的飛機制造商空中客車(chē)(簡(jiǎn)稱(chēng)“空客”)完成合作開(kāi)發(fā)及投產(chǎn)一款復雜的專(zhuān)用集成電路(ASIC),應用于空客A350 XWB寬體飛機的飛行控制計算機。這定制硅方案的代號為JEKYLL,使用了安森美半導體內部的110納米(nm)工藝技術(shù),在安森美半導體美國俄勒岡州的Gresham工廠(chǎng)制造。
  • 關(guān)鍵字: 安森美  半導體  D0-254  ASIC  

HDB3編碼器ASIC的設計

  • 在數字通信領(lǐng)域中,HDB3碼是一種非常適合在基帶信號傳輸系統中傳輸的碼型,并保持了AMI的優(yōu)點(diǎn)。為了滿(mǎn)足用戶(hù)的需求,提高通信系統工作穩定性,HDB3編碼器專(zhuān)用集成電路(ASIC)集成了插“V”、插“B”和“V”碼極性糾正模塊,通過(guò)仿真和硬件驗證,它可以有效消除傳輸信號中的直流成分和很小的低頻成分,可以實(shí)現基帶信號在基帶信道中直接傳輸與提取,同時(shí)能很好地提取定時(shí)信號。
  • 關(guān)鍵字: 設計  ASIC  編碼器  HDB3  

自動(dòng)化產(chǎn)業(yè)升級帶來(lái)工業(yè)全新生命力

  • 半導體科技將自動(dòng)化與智能化帶入了工業(yè)生產(chǎn)在線(xiàn),讓工業(yè)生產(chǎn)的速度與效率大幅提升。盡管因此搶走不少勞工的飯...
  • 關(guān)鍵字: 自動(dòng)化  ASIC  FPGA  

AMD成立半訂制業(yè)務(wù)部門(mén) 搶客制化ASIC市場(chǎng)

  •   美商超微(AMD)宣布正式成立半訂制業(yè)務(wù)部門(mén)(Semi-CustomBusinessUnit,SCBU),基于超微在中央處理器、繪圖芯片核心、多媒體等領(lǐng)域龐大的知識產(chǎn)權(IP),將針對客戶(hù)需求訂制專(zhuān)屬的特殊應用芯片(ASIC)。   AMD已經(jīng)拿下索尼PS4、微軟Xbox720等新款游戲機ASIC訂單,未來(lái)也將搶進(jìn)智能電視及機頂盒等市場(chǎng),對于國內設計服務(wù)及ASIC廠(chǎng)來(lái)說(shuō),將帶來(lái)不小的競爭壓力。   AMD早在一年多前就已公開(kāi)討論進(jìn)入ASIC市場(chǎng)的策略理念,SCBU部門(mén)在去年底就已經(jīng)組成,而超微現在
  • 關(guān)鍵字: AMD  處理器  ASIC  

ComplexIQ與Tensilica結成伙伴關(guān)系鍛造新型MoCA網(wǎng)絡(luò )接口

  • Tensilica日前宣布與ComplexIQ在DPU(數據處理器)IP集成方面結成伙伴關(guān)系。ComplexIQ在MoCA(同軸電纜多媒體聯(lián)盟)網(wǎng)絡(luò )設計領(lǐng)域擁有豐富的專(zhuān)業(yè)技術(shù)經(jīng)驗,并已成功將其MoCA網(wǎng)絡(luò )接口IP模塊整合至Xtensa DPU。
  • 關(guān)鍵字: Tensilica  DPU  MoCA  

ASIC都去哪兒了?

  • 上周在看了我的朋友Dave Jones拆解一臺舊的Fluke 91 ScopeMeter DSO(數字采樣示波器)的視頻時(shí),我突然發(fā)現,這款有20年歷史的測試設備標志著(zhù)ASIC設計歷時(shí)10年的衰落正開(kāi)始顯著(zhù)加速。
  • 關(guān)鍵字: 賽靈思  ASIC  ASSP  ARM  

Tensilica與華為為下一代產(chǎn)品深化戰略合作伙伴關(guān)系

  • Tensilica日前宣布與華為加強戰略合作伙伴關(guān)系。海思半導體 - 華為的半導體分支機構 - 正在擴展對TensilicaDPU(數據處理器)的應用范圍,包括TensilicaXtensa?可定制處理器、用于智能手機和機頂盒的音頻和語(yǔ)音處理的HiFi DSP(數字信號處理器),以及用于LTE基站、手持移動(dòng)設備、其他網(wǎng)絡(luò )基礎設施和客戶(hù)端設備的ConnX基帶處理器。
  • 關(guān)鍵字: Tensilica  華為  DPU  

Tensilica推出IVP-新的圖像/視頻DSP IP核

  • Tensilica日前宣布,推出一款圖像和視頻數據處理器(DPU)IVP,IVP是處理移動(dòng)手持設備、平板電腦、數字電視(DTV)、汽車(chē)、視頻游戲及基于計算機視覺(jué)應用中的復雜圖像/視頻信號的理想選擇。IVP DPU在功耗和性能方面實(shí)現了突破,基于可編程處理器產(chǎn)生了很多前所未有的應用。
  • 關(guān)鍵字: Tensilica  IVP  DPU  

群聯(lián)獲得Tensilica數據處理器(DPU)授權

  • Tensilica日前宣布,擁有全球領(lǐng)先的閃存和USB控制器技術(shù)的臺灣公司群聯(lián)電子,已獲得Tensilica的Xtensa?數據處理器(DPU)授權。
  • 關(guān)鍵字: Tensilica  DPU  SSD  

群聯(lián)獲得Tensilica數據處理器(DPU)授權

  • Tensilica日前宣布,擁有全球領(lǐng)先的閃存和USB控制器技術(shù)的臺灣公司群聯(lián)電子,已獲得Tensilica的Xtensa?數據處理器(DPU)授權。
  • 關(guān)鍵字: Tensilica  DPU  

富士通半導體獲海思半導體策略ASIC合作

  •   富士通半導體(上海)有限公司于日前宣布其獲得海思半導體策略ASIC合作伙伴榮譽(yù)。富士通的高速I(mǎi)P解決方案和ASIC設計服務(wù),是海思授予其這一榮譽(yù)的關(guān)鍵所在。   由于不斷升級的處理速度和越來(lái)越復雜的調制解調算法,現代通信芯片往往會(huì )集成數億個(gè)同時(shí)工作的晶體管和超高速的模擬互聯(lián)IP。而在這樣的芯片上,領(lǐng)先工藝所帶來(lái)的物理設計收斂會(huì )變得越來(lái)越困難,片上巨大規模的數字電路對超高速模擬IP的串擾也變得越來(lái)越明顯,如何在很短的設計周期內去盡可能的定義和優(yōu)化全芯片的低功耗策略,如何協(xié)同考慮封裝設計來(lái)包容超高的功耗
  • 關(guān)鍵字: 富士通  ASIC  半導體  

Tensilica將攜智能手機和家庭娛樂(lè )最新創(chuàng )新成果亮相CES 2013

  •   Tensilica日前宣布將在2013年1月8日至1月13日的2013國際消費電子展(CES)上演示采用Tensilica數據處理器(DPU)的最新智能手機、數字電視以及家庭娛樂(lè )系統產(chǎn)品。在這些產(chǎn)品中,Tensilica的DPU成功幫助廠(chǎng)商實(shí)現獨特產(chǎn)品功能、降低功耗并提升性能,在市場(chǎng)競爭中脫穎而出。Tensilica展位包括一個(gè)展示區域以及三個(gè)會(huì )議室,位置在拉斯維加斯會(huì )議中心南廳25060房間。   Tensilica將主要演示其音頻和基帶DSP (數字信號處理器)產(chǎn)品,主要參展產(chǎn)品包括:   -
  • 關(guān)鍵字: Tensilica  DPU  
共557條 14/38 |‹ « 12 13 14 15 16 17 18 19 20 21 » ›|

dpu asic介紹

您好,目前還沒(méi)有人創(chuàng )建詞條dpu asic!
歡迎您創(chuàng )建該詞條,闡述對dpu asic的理解,并與今后在此搜索dpu asic的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>