cpld／ppga 文章進(jìn)入cpld／ppga技術(shù)社區

基于現場(chǎng)可編程門(mén)陣列（FPGA）技術(shù)的射頻讀卡器設計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
關(guān)鍵字： XPS FPGA DAC Xilinx GSRD RFID CPLD ASK CRC UID

采用靈活的汽車(chē)FPGA來(lái)提高片上系統級集成和降低物料成本

汽車(chē)制造商們堅持不懈地改進(jìn)車(chē)內舒適性、安全性、便利性、工作效能和娛樂(lè )性，反過(guò)來(lái)，這些努力又推動(dòng)了各種車(chē)內數字技術(shù)的應用。然而，汽車(chē)業(yè)較長(cháng)的開(kāi)發(fā)周期卻很難跟上最新技術(shù)的發(fā)展，尤其是一直處于不斷變化中的車(chē)內聯(lián)網(wǎng)規范，以及那些來(lái)自消費市場(chǎng)的快速興起和消失的技術(shù)，從而造成了較高的工程設計成本和大量過(guò)時(shí)。向這些組合因素中增加低成本目標、擴展溫度范圍、高可靠性與質(zhì)量目標和有限的物理板空間，以及汽車(chē)設計中存在的挑戰，最多使人進(jìn)一步感到沮喪?？删幊踢壿嬈骷?nbsp;(PLD)，如現場(chǎng)可編程門(mén)陣列 (FPGA)
關(guān)鍵字： CPLD FPGA 單片機汽車(chē)電子嵌入式系統汽車(chē)電子

基于IP核的FPGA設計方法

前　言幾年前設計專(zhuān)用集成電路(ASIC) 還是少數集成電路設計工程師的事, 隨著(zhù)硅的集成度不斷提高,百萬(wàn)門(mén)的ASIC 已不難實(shí)現, 系統制造公司的設計人員正越來(lái)越多地采用ASIC 技術(shù)集成系統級功能(System L evel In tegrete - SL I) , 或稱(chēng)片上系統(System on a ch ip ) , 但ASIC 設計能力跟不上制造能力的矛盾也日益突出?，F在設計人員已不必全部用邏輯門(mén)去設計ASIC, 類(lèi)似于用集成電路( IC) 芯片在印制板上的設計,ASIC 設計人員可以應用等
關(guān)鍵字： ASIC CPLD FPGA IP 單片機嵌入式系統

PDH通信二次群復接器在CPLD中的實(shí)現

1 引言數字復接就是把兩個(gè)或兩個(gè)以上的支路數字信號按時(shí)分復接方式合并成單一的合路數字信號。按照各低次群時(shí)鐘的情況，復接有3種方式：如果各輸入支路數字信號相互同步，且與本機定時(shí)信號也同步，那么調整單元只需調整相位，這就是同步復接；如果輸入支路數字信號不同步且與本機定時(shí)信號也異步，那么調整單元就要對各支路信號進(jìn)行頻率和相位的調整，使之成為同步信號，這就是異步復接；如果輸入支路數字信號的生效瞬間相對于本機對應的定時(shí)信號是以同一標稱(chēng)速度出現，而速度的任何變化都限制在規定的容差范圍內，這種就是準同步(PDH
關(guān)鍵字： CPLD PDH 電源技術(shù) 模擬技術(shù)

CPLD在三相PFC矩陣變換器中的應用

1 引言隨著(zhù)電子技術(shù)的不斷發(fā)展，在通訊、控制工程中應運而生的各種硬件平臺在功率電子領(lǐng)域中顯示出了獨有的特色，例如：MCU，DSP和復雜可編程邏輯器(Complex Programmable Logic Device。簡(jiǎn)稱(chēng)CPLD)等集成度很高的數字芯片就是以其精度高，溫度漂移小，升級換代簡(jiǎn)便，長(cháng)期工作不老化等特點(diǎn)，而廣泛用于功率變換器中，且大有取代傳統模擬控制芯片的勢頭。CPLD的多個(gè)通道可以并行工作的這一特點(diǎn)，使得控制三相功率因數校正(PFC)矩陣變換器的6只雙向開(kāi)關(guān)同步、協(xié)調地工作。在此，介紹的
關(guān)鍵字： CPLD 電源技術(shù) 矩陣變換器模擬技術(shù) 三相PFC

基于DSP和CPLD的低功耗多路數據處理系統設計

引言隨著(zhù)電子技術(shù)的應用和發(fā)展，數字信號處理內容日益復雜，同時(shí)，很多情況下要求整個(gè)系統具有低功耗的特點(diǎn)。為滿(mǎn)足這種要求，DSP芯片設計技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來(lái)看，TMS320VC5502的運算能力已經(jīng)達到了600MMACS，即每秒鐘可以完成6億次乘加運算。從功耗來(lái)看，TMS320VC5502內核電壓只有1.26V，整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數據處理系統。模擬信號的輸入經(jīng)過(guò)50Hz陷波電路(濾除工頻
關(guān)鍵字： CPLD DSP 單片機多路數據處理嵌入式系統

MCS-51單片機與CPLD/FPGA接口邏輯設計

在功能上，單片機與大規模CPLD有很強的互補性。單片機具有性能價(jià)格比高、功能靈活、易于人機對話(huà)、良好的數據處理能力濰點(diǎn)；CPLD/FPGA則具有高速、高可靠以及開(kāi)發(fā)便捷、規范等優(yōu)點(diǎn)。以此兩類(lèi)器件相結合的電路結構在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應用。本文就單片機與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹，希望對從事單片機和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。單片機與CPLD/FPGA的接口方式一般有兩種，即總線(xiàn)方式與獨立方式，分別說(shuō)明
關(guān)鍵字： CPLD/FPGA MCS-51 單片機邏輯設計嵌入式系統

在CPLD管理下實(shí)現高效多串口中斷源

近幾年來(lái)，隨著(zhù)后PC時(shí)代的來(lái)臨，具有簡(jiǎn)潔、高效等特點(diǎn)的嵌入式系統得到了飛速的發(fā)展。嵌入式技術(shù)發(fā)展到今天已將各種計算機技術(shù)多層次、多方面的交叉融合在了一起。嵌入式系統加快了工業(yè)設計進(jìn)程，降低了開(kāi)發(fā)成本及其風(fēng)險，使用簡(jiǎn)便，擴展靈活，高效精簡(jiǎn)，可方便地應用于各工業(yè)領(lǐng)域。中斷請求采用邊沿觸發(fā)來(lái)進(jìn)行中斷檢測，通過(guò)將信號送到特定的引線(xiàn)來(lái)檢測中斷。每條引線(xiàn)對應一個(gè)可能的硬件中斷，因為系統不能辨認哪個(gè)設備使用中斷線(xiàn)，所以當多個(gè)1個(gè)的設備被設置成使用同一個(gè)特定中斷時(shí)就產(chǎn)生了混亂。中斷產(chǎn)生時(shí)，由專(zhuān)用的中斷程序接管系統，首先
關(guān)鍵字： CPLD RS232 串口單片機嵌入式系統中斷源

基于梯形圖-VHDL的CPLD開(kāi)發(fā)方法研究

本文通過(guò)對一個(gè)典型順序控制電路梯形圖的VHDL程序設計與時(shí)序仿真，表明梯形圖-VHDL設計方法是正確可行的。
關(guān)鍵字： VHDL CPLD 梯形圖方法研究

CPLD在水下沖擊波記錄儀中的應用

1.引言隨著(zhù)大規模集成電路和單片機的迅速發(fā)展，復雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強大的優(yōu)點(diǎn)，在電子產(chǎn)品設計中得到了廣泛的應用。CPLD可實(shí)現在系統編程，重復多次，而且還兼容IEEE1149.1(JTAG)標準的測試激勵端和邊界掃描能力，使用CPLD器件進(jìn)行開(kāi)發(fā)，不僅可以提高系統的集成化程度、可靠性和可擴充性，而且大大縮短產(chǎn)品的設計周期。由于CPLD采用連續連接結構，易于預測延時(shí)，從而使電路仿真更加準確。CPLD是標準的大規模集成電路產(chǎn)品，可用于各種數字邏輯系統
關(guān)鍵字： CPLD 測量測試沖擊波記錄儀

基于CCD的圖像采集處理系統的研究

基于CCD的圖像采集處理系統的研究濟南山東大學(xué)信息科學(xué)與工程學(xué)院(250100) 黃素貞尹立新張國梁　　摘　要：以CCD作為圖像傳感器,以CPLD作為圖像采集系統的控制核心,以DSP作為基本圖像處理單元,實(shí)現了圖像自動(dòng)采集處理系統,完成了圖像的快速采集、存儲及數據處理。不僅對系統的硬件設計和軟件設計進(jìn)行了討論,而且對應用的算法也進(jìn)行了簡(jiǎn)單的介紹。　　關(guān)鍵詞：CPLD CCD A/D DSP 圖像處理　　CCD是一種光電轉換式圖像傳感器。它利用光電轉換原理把圖像信息直接轉換成電信
關(guān)鍵字： A/D CCD CPLD DSP 圖像處理

蓄電池在線(xiàn)監測系統的設計與實(shí)現

蓄電池在電力系統中是一種必備的后備電源且數量較多, 其使用壽命和安全可靠性倍受用戶(hù)關(guān)注。但由于使用不當或者不能及時(shí)維護，經(jīng)常會(huì )導致蓄電池組中個(gè)別蓄電池的過(guò)放電或者早期失效。過(guò)放電或者早期失效的個(gè)別蓄電池在后備電源投入使用時(shí),會(huì )嚴重影響整個(gè)電池組的放電容量,甚至會(huì )導致整個(gè)供電系統的崩潰。因此，為保證在市電被切斷時(shí)用電設備能夠安全可靠運行,避免蓄電池在長(cháng)期使用過(guò)程中因個(gè)別電池過(guò)放電或者失效而引發(fā)事故帶來(lái)經(jīng)濟損失,對蓄電池進(jìn)行實(shí)時(shí)在線(xiàn)監測和及時(shí)的故障診斷成為蓄電池維護工作的一個(gè)極為重要方面。本文介紹的基于ST
關(guān)鍵字： CPLD 工業(yè)控制監測系統蓄電池工業(yè)控制

FPGA與CPLD的區別

管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點(diǎn):①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰＧＡ更適合于完成時(shí)序邏輯。換句話(huà)說(shuō),ＦＰＧＡ更適合于觸發(fā)器豐富的結構,而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結構。②ＣＰＬＤ的連續式布線(xiàn)結構決定了它的時(shí)序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線(xiàn)結構決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過(guò)修改具有固定內連電路的邏輯功能來(lái)編程,ＦＰＧＡ主要通過(guò)
關(guān)鍵字： CPLD FPGA

基于DSP和CPLD的低功耗多路數據處理系統設計

引言隨著(zhù)電子技術(shù)的應用和發(fā)展，數字信號處理內容日益復雜，同時(shí)，很多情況下要求整個(gè)系統具有低功耗的特點(diǎn)。為滿(mǎn)足這種要求，DSP芯片設計技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來(lái)看，TMS320VC5502的運算能力已經(jīng)達到了600MMACS，即每秒鐘可以完成6億次乘加運算。從功耗來(lái)看，TMS320VC5502內核電壓只有1.26V，整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數據處理系統。模擬信號的輸入經(jīng)過(guò)50Hz陷波電路(濾除工頻
關(guān)鍵字： ADS7805 CPLD DSP 單片機嵌入式系統數據處理

基于CPLD的位同步時(shí)鐘提取電路設計

引言異步串行通信是現代電子系統中最常用的數據信息傳輸方式之一，一般情況下，為了能夠正確地對異步串行數據進(jìn)行發(fā)送和接收，就必須使其接收與發(fā)送的碼元同步，位同步時(shí)鐘信號不僅可用來(lái)對輸入碼元進(jìn)行檢測以保證收發(fā)同步，而且在對接收的數字碼元進(jìn)行各種處理等過(guò)程中，也可以為系統提供一個(gè)基準的同步時(shí)鐘。本文介紹的位同步時(shí)鐘的提取方案，原理簡(jiǎn)單且同步速度較快。整個(gè)系統采用VerilogHDL語(yǔ)言編寫(xiě)，并可以在CPLD上實(shí)現。位同步時(shí)鐘的提取原理本系統由一個(gè)跳變沿捕捉模塊、一個(gè)狀態(tài)寄存器和一個(gè)可控計數器共三
關(guān)鍵字： CPLD 串行通信電源技術(shù) 模擬技術(shù) 同步時(shí)鐘