<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于FPGA的光纖陀螺慣導系統溫控電路接口設計

基于FPGA的光纖陀螺慣導系統溫控電路接口設計

作者: 時(shí)間:2017-06-05 來(lái)源:網(wǎng)絡(luò ) 收藏

1 引言

采用的捷聯(lián)慣性導航系統是一種極具發(fā)展潛力的導航系統,對于其核心部件的,尤其是中高精度,環(huán)境溫度帶來(lái)的漂移是不容忽視的,因此對系統進(jìn)行溫度控制很有必要。溫度控制電路是整個(gè)溫控系統的硬件基礎,其中涉及到溫度采集,與微處理器通信,串口輸出,控制數模轉換芯片等多個(gè)組成部分。本文提出一種高效實(shí)用的 接口設計,它能夠完成協(xié)調各個(gè)組成部分有序工作,準確、快速實(shí)現數據傳輸,嚴格控制信號時(shí)序等工作。

  2 整體結構

的整體結構框圖如圖1 所示。其中包括七路溫度傳感器,DSP, 232 接口芯片,DAC ,后端控制電路,上位機和 等多個(gè)組成部分。 接口是整個(gè)電路的核心。

圖1 的整體結構框圖

本文引用地址:http://dyxdggzs.com/article/201706/348899.htm

  其中,溫度傳感器采用DALLAS 公司的DS18B20,它采用1-wire 總線(xiàn)協(xié)議,僅需1 根數據線(xiàn)進(jìn)行通信。DSP 采用TI 公司的TMSVC33,它可以實(shí)現高速浮點(diǎn)運算。232 接口芯片采用MAXIM 公司的MAX3232,支持高達120kbps 的傳輸速率。DAC 采用TI 公司的TLV5620I,它是通過(guò)4 條串行信號控制的8 位4 路數模轉換芯片。FPGA 選用ALTERA 公司的ACEX 系列的EP1K100,它時(shí)鐘頻率高,具有豐富內部資源,提供大量可編程IO 管腳,配置十分方便?;贔PGA 的溫控電路接口在整個(gè)電路中具有非常重要的作用。FPGA 本身的高速并行結構為整個(gè)電路的性能提供了可靠保證。

  3 溫控電路工作流程

溫控電路的工作流程如圖2 所示。FPGA 與七路溫度傳感器通信,讀取溫度值,并存儲于內部存儲器中,每秒更新一次。FPGA 發(fā)送中斷信號通知DSP 讀取FPGA 中存儲的溫度值,DSP 根據當前溫度值和控制算法計算出控制量。而后將溫度值和控制量打包成一幀數據發(fā)送給FPGA。FPGA 將DSP 發(fā)送來(lái)的數據存儲在內部存儲器后,對數據進(jìn)行操作,生成輸出信號。

FPGA 一方面將數據串行發(fā)送給232 接口芯片,然后通過(guò)232 串口發(fā)送給上位機。上位機可通過(guò)監視軟件實(shí)時(shí)觀(guān)測溫度值和控制量的變化情況,方便系統調試與*估;另一方面從數據中提取出控制量,將其串行輸出到DAC,數字控制信號經(jīng)過(guò)DA 轉換后輸出模擬控制電壓到后端控制電路,實(shí)現對七路溫度的閉環(huán)控制。

圖2 溫控電路的工作流程

  4 FPGA 與外圍電路之間的通信接口

FPGA 與外圍電路之間的通信接口主要包括與溫度傳感器,DSP,232 接口芯片和DAC的通信接口四個(gè)部分。

(1) 與溫度傳感器的通信接口

本方案的溫度傳感器采用DS18B20,它通過(guò)硬件非常簡(jiǎn)單的1-wire 總線(xiàn)通信,由于硬件簡(jiǎn)單所以通信協(xié)議比較復雜。要實(shí)現與它的通信接口將占用大量FPGA 片內資源,而且本方案要進(jìn)行七路溫度采集,因此優(yōu)化程序設計,減少冗余,節省資源顯得尤為重要。

(2) 與DSP 的通信接口

DSP 與FPGA 的組合已經(jīng)成為當今數字電路中非常流行的模式。FPGA 非常適合與DSP配合。本方案中,DSP 與FPGA 的通信接口主要由數據總線(xiàn),地址總線(xiàn)和一些控制信號組成。FPGA 和DSP 之間由8 位數據總線(xiàn)連接,數據以字節形式并行傳輸。DSP 通過(guò)地址總線(xiàn)對FPGA的片內資源尋址??刂菩盘栔饕◤臀恍盘?,中斷信號和讀寫(xiě)信號。

(3) 與232 接口芯片的通信接口

FPGA 與232 接口芯片的通信是通過(guò)收發(fā)兩條數據線(xiàn)實(shí)現的。本方案中,只存在溫控系統到上位機的單向數據傳輸,故僅需一條發(fā)送數據線(xiàn)就可以完成與232 接口芯片的通信。

(4) 與DAC 的通信接口

本方案選用TI 公司的TLV5620I 芯片作為DAC。它是8 位4 路電壓數模轉換器。對于它的數字控制基于由4 條信號線(xiàn)組成的串行總線(xiàn)。包括CLK,DATA,LOAD 和LDAC 四種信號。

  5 FPGA 的邏輯設計

在溫控電路的總體方案,硬件結構,工作流程和接口協(xié)議都確定后,就可以進(jìn)行FPGA的邏輯設計了。FPGA 的邏輯設計是整個(gè)溫控電路接口設計的重中之重。它基于verilog 硬件描述語(yǔ)言。良好的FPGA 邏輯設計應該是時(shí)序清晰,運行穩定,結果明確和節省資源的。它能夠保證整個(gè)系統的可靠,穩定和高效。FPGA 的邏輯模塊圖如圖3 所示。FPGA 內部邏輯大致分為RESET 模塊,DS18B20 接口模塊,總線(xiàn)控制模塊,DSP 接口模塊,雙口RAM 模塊,232 接口模塊和DAC 接口模塊等幾部分。

圖3 FPGA 的邏輯模塊圖

(1)RESET 模塊

該模塊生成全局復位信號。是所有模塊中優(yōu)先級最高的。系統上電后,該模塊將復位信號拉低并持續1 秒而后拉高,對DSP 和FPGA 內部其他模塊進(jìn)行復位。

(2)DS18B20 接口模塊

該模塊用于實(shí)現與DS18B20 通信,讀取并存儲溫度值。它包含2 個(gè)子模塊。

一、溫度采集模塊

該模塊實(shí)現與DS18B20 的通信協(xié)議。首先通過(guò)一個(gè)初始化序列對DS18B20 進(jìn)行初始化,包括一個(gè)由主機發(fā)出的復位脈沖和其后由從機發(fā)出的存在脈沖。探測到存在脈沖之后,代表初始化完成,模塊將發(fā)送ROM 操作命令。本方案中,執行SKIP ROM 跳過(guò)ROM 匹配。之后將發(fā)送存儲器操作命令。溫度轉化和讀取溫度就在這部分完成。其中每一次讀寫(xiě)操作都需要嚴格按照DS18B20 的讀寫(xiě)時(shí)隙進(jìn)行。該模塊復雜程度高和占用資源多,是整個(gè)FPGA 中的重要模塊。本方案一共有七路溫度采集模塊,它們的并行結構使得系統可以方便地實(shí)現對七路溫度的實(shí)時(shí)監控。

二、溫度存儲模塊

該模塊的主要構成部分是一個(gè)14*8 位存儲器,用于存儲七路溫度數值,每一路數值需要2 個(gè)8 位寄存器存放。存儲完畢后,等待DSP 讀取。

(3)DSP 接口模塊

該模塊主要用于與DSP 進(jìn)行通信。它包含3 個(gè)子模塊。

一、DSP 寫(xiě)信號同步模塊

DSP 的數據寫(xiě)入在寫(xiě)信號控制下完成。由于DSP 和FPGA 采用不同的時(shí)鐘源,所以DSP產(chǎn)生的寫(xiě)信號無(wú)法和FPGA 的主時(shí)鐘同步。這樣就會(huì )導致寫(xiě)數據錯誤。該模塊用于將DSP 寫(xiě)信號與FPGA 的主時(shí)鐘同步。

二、中斷生成模塊

由于本方案中,溫度值每秒更新一次。在溫度值更新后,通過(guò)中斷信號通知DSP 讀取溫度值。該模塊用于生成周期為1 秒的中斷脈沖。

三、尋址模塊

該模塊對FPGA 片內資源進(jìn)行編址,由DSP 的地址總線(xiàn)控制尋址。準確讀寫(xiě)所需的數據。

(4)總線(xiàn)控制模塊

DSP 和FPGA 之間的數據總線(xiàn)是雙向總線(xiàn),總線(xiàn)控制模塊用于控制總線(xiàn)的數據流向。當DSP 從FPGA 中讀取溫度值時(shí),總線(xiàn)控制模塊將溫度存儲模塊和數據總線(xiàn)相連,輸出數據。當DSP 向FPGA 中寫(xiě)數據時(shí),總線(xiàn)控制模塊將數據總線(xiàn)和雙口RAM 模塊相連,輸入數據。

(5)雙口RAM 模塊

該模塊主要實(shí)現以下三個(gè)功能:當DSP 寫(xiě)數據時(shí),將數據存儲于內部存儲器中;當數據存儲完畢后,將其中的控制量發(fā)送給DAC 控制模塊;與串口發(fā)送模塊通信,將所有數據依次串行輸出。

(6) 232 接口模塊

該模塊用于實(shí)現串口數據輸出,它包含2 個(gè)子模塊:

一、串口波特率模塊

串口通信協(xié)議要求數據收發(fā)雙方有相同的波特率。該模塊用于設定串口通信波特率。

二、串口發(fā)送模塊

雙口RAM 模塊將數據存儲完畢后,將給串口發(fā)送模塊一個(gè)標志信號。串口發(fā)送模塊接到此信號后,依次將雙口RAM 模塊中存儲的數據串行輸出。

(7)DAC 接口模塊

該模塊包含2 個(gè)子模塊:

一、DAC 時(shí)鐘模塊

DAC 需要特定頻率范圍的時(shí)鐘來(lái)驅動(dòng)。該模塊用于生成驅動(dòng)DAC 的時(shí)鐘信號。

二、DAC 控制模塊

該模塊用于生成DAC 控制信號。它的基本原理是將雙口RAM 模塊輸出的7 路控制量存儲在內部存儲器,然后根據DAC 的接口協(xié)議生成CLK,DATA,LOAD 和LDAC 等控制信號,這些信號將驅動(dòng)DAC 的工作,將數字控制量轉換成模擬電壓值。

圖4 溫度控制電路

  6 結束語(yǔ)

FPGA 接口設計需要綜合考慮硬件連接,工作流程,接口協(xié)議和邏輯模塊等多方面因素,是一項系統工程。本文分別從以上幾方面介紹了基于FPGA 的光纖陀螺慣導系統溫控電路接口設計,該設計目前已應用于實(shí)際系統中。經(jīng)過(guò)驗證,接口滿(mǎn)足系統要求,工作狀態(tài)良好。本文所述的FPGA 接口設計方案是可靠,穩定和高效的??蔀槠渌嚓P(guān)應用提供有益的借鑒。



關(guān)鍵詞: 溫控電路 光纖陀螺 FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>