EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區
賽靈思：以更高AI效能功耗比 支持邊緣運算自主
- 邊緣運算主要包含以下四個(gè)部分，低時(shí)延、AI算力、低功耗以及安全和保密，這四者是邊緣自主非常重要的組成部分，也是邊緣區別于工業(yè)和IoT的一個(gè)主要特點(diǎn)，也就是用運算資源來(lái)支持邊緣的自主，使它能夠獨立于云端。 賽靈思Versal AI Edge系列資深產(chǎn)品線(xiàn)經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級產(chǎn)品線(xiàn)經(jīng)理Rehan Tahir指出，當賽靈思在2018年引入Versal ACAP的時(shí)候，首先推出的是Versal Core和Prime系列，用于云端和網(wǎng)絡(luò )，然后推出了Vers
- 關(guān)鍵字： 賽靈思 FPGA ADAS
基于數字集成電路的智能監控與識別追蹤系統*
- 本設計基于FPGA硬件平臺實(shí)現了對一個(gè)區域場(chǎng)景的入侵檢測與追蹤識別，對檢測到的運動(dòng)物體作出人與動(dòng)物的區分，能夠通過(guò)無(wú)線(xiàn)方式發(fā)送警報，且系統檢測具有較高的魯棒性。本系統以FPGA為核心單元，主要由五個(gè)模塊構成：OV5640攝像頭模塊，DDR3數據儲存模塊、圖像數據處理模塊、蜂鳥(niǎo)E203 RISC-V SoC片上系統。系統整合與調試結果顯示，本設計在FPGA上采用了合適的算法搭建系統，能對視頻圖像中的運動(dòng)目標進(jìn)行實(shí)時(shí)、準確的識別與追蹤。
- 關(guān)鍵字： Robei FPGA 動(dòng)態(tài)目標追蹤 實(shí)時(shí)圖像處理 背景差分法 202103
小尺寸高分辨率的微顯示系統設計及FPGA實(shí)現
- 尺寸與性能是微顯示系統的重要衡量指標，為了實(shí)現微顯示系統的小尺寸與高性能，通過(guò)對視頻圖像數據的實(shí)時(shí)處理計算，實(shí)現圖像的動(dòng)態(tài)子像素融合，在FPGA上實(shí)現了電路，配合顯示芯片完成視頻圖像顯示。點(diǎn)屏的對比效果顯示，在節省了FPGA中74%存儲資源的同時(shí)提高了顯示芯片接近四倍的顯示分辨率，等效到顯示系統中能減少80%的芯片面積。這種微顯示系統同時(shí)解決了微型化與高分辨率的技術(shù)難關(guān)，非常適合應用于微顯示相關(guān)領(lǐng)域。
- 關(guān)鍵字： 微顯示系統 微顯示芯片 分辨率 子像素融合 FPGA 202103
CXL、CCIX 和 SmartNIC 下的 PCIe 5 將如何影響解決方案加速
- 與普通的 NIC 不同，SmartNIC 將會(huì )對 PCIe 總線(xiàn)提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和協(xié)議在此背景下應運而生。不久之后，我們將能共享一致性存儲器、高速緩存，并建立多主機點(diǎn)對點(diǎn)連接。 正文：過(guò)去三十年間，基于服務(wù)器的計算歷經(jīng)多次飛躍式發(fā)展。上世紀 90 年代，業(yè)界從單插槽獨立服務(wù)器發(fā)展到服務(wù)器集群。緊接著(zhù)在千禧年，產(chǎn)業(yè)首次看到雙插槽服務(wù)器，再后來(lái)，多核處理器也問(wèn)世了。進(jìn)入下一個(gè)十年，GPU 的用途遠遠超出了處理圖形的范疇，我們見(jiàn)證了基于FPGA的加速器卡的興起
- 關(guān)鍵字： PCIe 5 FPGA 賽靈思
英特爾發(fā)布首款用于5G、人工智能、云端與邊緣的結構化ASIC
- 2020年11月18日，在英特爾FPGA技術(shù)大會(huì )上，英特爾發(fā)布了全新可定制解決方案英特爾? eASIC N5X，幫助加速5G、人工智能、云端與邊緣工作負載的應用性能。該可定制解決方案搭載了英特爾? FPGA兼容的硬件處理器系統，是首個(gè)結構化eASIC產(chǎn)品系列。英特爾? eASIC N5X通過(guò)FPGA中的嵌入式硬件處理器幫助客戶(hù)將定制邏輯與設計遷移到結構化ASIC中，帶來(lái)了更低的單位成本，更快的性能和更低的功耗等好處。英特爾? eASIC N5X器件作為具有創(chuàng )新性的新產(chǎn)品，與FPGA相比最高可降低50%的核
- 關(guān)鍵字： eASIC 英特爾 FPGA
使用高速數據轉換器快速取得成功的關(guān)鍵
- 無(wú)論是設計測試和測量設備還是汽車(chē)激光雷達模擬前端（AFE），使用現代高速數據轉換器的硬件設計人員都面臨高頻輸入、輸出、時(shí)鐘速率和數字接口的嚴峻挑戰。問(wèn)題可能包括與您的現場(chǎng)可編程門(mén)陣列（FPGA）相連、確信您的首個(gè)設計通道將起作用或確定在構建系統之前如何對系統進(jìn)行最佳建模。本文中將仔細研究這些挑戰?？焖俚南到y開(kāi)發(fā)開(kāi)始新的硬件設計之前，工程師經(jīng)常會(huì )在自己的測試臺上評估最重要的芯片。一旦獲得了運行典型評估板所需的設備，組件評估通常會(huì )在理想情況的電源和信號源下進(jìn)行。TI大多數情況下會(huì )提供車(chē)載電源和時(shí)鐘，以便您可使
- 關(guān)鍵字： RF AMI AFE FPGA ADC
基于STM32F4和CPLD的高品質(zhì)立體聲USB數字音頻接口設計
- 在高品質(zhì)音頻系統應用中，USB協(xié)議被廣泛用于設計數字音頻輸入接口。目前專(zhuān)用USB數字音頻芯片較少，這阻礙了USB數字音頻接口的推廣使用。本文基于STM32F4系列芯片開(kāi)發(fā)了符合USB Audio Devices Class 2.0規范的音頻輸入接口，使用CPLD實(shí)現了同時(shí)支持PCM和DSD數據的數字音頻輸出接口。依據設計方案制作了硬件實(shí)物，通過(guò)實(shí)驗驗證了設計的正確性和可行性。設計解決了通用芯片在數字音頻接口領(lǐng)域應用的難點(diǎn)，也可作為其他開(kāi)發(fā)平臺的設計參考。
- 關(guān)鍵字： STM32 STM32F4 CPLD USB音頻設備類(lèi) 數字音頻接口 202010
AMD欲擲重金收購賽靈思？今年半導體并購大手筆不斷
- 如果英偉達、Analog Devices和AMD交易落地，2020年將輕松超過(guò)2016年，成為半導體并購最多的第二年?！ ?020年下半年，半導體行業(yè)迎來(lái)并購大潮?！ ±^英偉達9月宣布400億美元收購芯片IP大廠(chǎng)ARM后，AMD也被報道稱(chēng)或將斥資超300億美元收購FPGA（Field Programmable Gate Array，現場(chǎng)可編程邏輯陣列）龍頭賽靈思。加上模擬芯片龍頭ADI今年7月宣布200億美元收購美信(Maxim），今年半導體行業(yè)并購規模將超900億美元?！ ∶绹數貢r(shí)間10月8日，有
- 關(guān)鍵字： 英偉達 AMD FPGA 賽靈思
Xilinx 面向不斷壯大的 5G O-RAN 虛擬基帶單元市場(chǎng)推出多功能電信加速器卡
- 自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.），近日宣布，面向 5G 網(wǎng)絡(luò )中的 O-RAN 分布式單元（ O-DU ）和虛擬基帶單元（ vBBU ）推出 T1 電信加速器卡。該加速卡采用經(jīng)現場(chǎng)驗證的賽靈思芯片以及正在 5G 網(wǎng)絡(luò )中廣泛部署的 IP 開(kāi)發(fā)而成，是行業(yè)唯一一款既能運行 O-RAN 前傳協(xié)議，又能提供 L1 卸載功能的多功能 PCIe 尺寸規格的“二合一”板卡。憑借自身先進(jìn)的卸載功能，T1 卡大幅減少了之前系統所需的 CPU 核數量。與其它競爭方案相比，T1 卡不僅可以降低
- 關(guān)鍵字： CPU FPGA OEM O-RAN
用于下一代汽車(chē)專(zhuān)用集成電路（ASIC）的嵌入式現場(chǎng)可編程邏輯門(mén)陣列（eFPGA）
- 對于最近研究過(guò)新車(chē)的任何人來(lái)說(shuō)，很難不注意到汽車(chē)電子產(chǎn)品的發(fā)展是多么的迅速。僅僅將三年前的汽車(chē)安全性技術(shù)與今天的技術(shù)進(jìn)行對比，您就會(huì )發(fā)現攝像頭數量已顯著(zhù)增加，以支持諸如全景可視、駕駛員注意力分散監測器、立體視覺(jué)攝像頭、前向攝像頭和多個(gè)后視攝像頭等應用。除了攝像頭，系統功能也增強了，包括自動(dòng)緊急制動(dòng)、車(chē)道偏離警告、后方盲點(diǎn)檢測和交通標志識別等。這一趨勢表明，汽車(chē)電子類(lèi)產(chǎn)品在持續快速地創(chuàng )新，但這也給汽車(chē)原始設備制造商（OEM）帶來(lái)了全新的挑戰，包括：●? ?當研發(fā)一輛新車(chē)的平均時(shí)間從48個(gè)
- 關(guān)鍵字： ADAS ASIC ABS FSD ISP CPU GPU FPGA
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條cpld／fpga!
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng )建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473