首頁(yè)　資訊　商機　下載　拆解　高校　招聘　雜志　會(huì )展　 EETV　百科　問(wèn)答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁(yè) >> 主題列表 >> cadence?

cadence? 文章進(jìn)入cadence?技術(shù)社區

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(納斯達克股票代碼：CDNS)日前宣布可提供業(yè)界首款支持全新HDMI 2.0規范的驗證IP(VIP)。這款VIP使設計師們可以快速徹底地驗證其片上系統(SoC)是否符合HDMI 2.0規范，從而加速批量生產(chǎn)的準備時(shí)間。
關(guān)鍵字： Cadence HDMI

TSMC和Cadence合作開(kāi)發(fā)3D-IC參考流程以實(shí)現3D堆疊

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ：CDNS)日前宣布，臺積電與Cadence合作開(kāi)發(fā)出了3D-IC參考流程，該流程帶有創(chuàng )新的真正3D堆疊。該流程通過(guò)基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進(jìn)行了驗證，可實(shí)現多塊模的整合。
關(guān)鍵字： Cadence 臺積 3D-IC

TSMC和Cadence合作開(kāi)發(fā)3D-IC參考流程以實(shí)現真正的3D堆疊

　　? 新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設計　　? 使用帶3D堆疊的邏輯搭載存儲器進(jìn)行過(guò)流程驗證　　全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開(kāi)發(fā)出了3D-IC參考流程，該流程帶有創(chuàng )新的真正3D堆疊。該流程通過(guò)基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進(jìn)行了驗證，可實(shí)現多塊模的整合。它將臺積電的3D堆疊技術(shù)和Cadence?3D-IC解決方案相結合，包
關(guān)鍵字： Cadence 3D-IC

Cadence混合信號流程幫助Silicon將新MCU功耗縮減一半

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)日前宣布，Silicon Labs采用完整的Cadence? 混合信號低功耗設計流程，使其最新款節能型基于A(yíng)RM? 微控制器單元(MCU)的功耗大幅降低了50%。
關(guān)鍵字： Cadence MCU

Cadence發(fā)表新一代驗證運算平臺

　　為了讓半導體與系統制造廠(chǎng)商加快產(chǎn)品上市速度，益華電腦(Cadence Design Systems)發(fā)表Palladium XP II 驗證運算平臺，作為強化系統開(kāi)發(fā)套裝不可或缺的一環(huán)，大幅加速軟硬體驗證。　　Palladium XP II 平臺建立在屢獲獎項肯定的 Palladium XP 仿真技術(shù)基礎之上，提升驗證效能達50%，并擴展容量達23億邏輯閘。由于更低的功耗與更高的閘道密度，現在客戶(hù)能夠以更小的面積承載更大的資料量。Cadence益華電腦也擴大支援8種全新行動(dòng)與消費性通訊協(xié)定，加速模
關(guān)鍵字： Cadence 驗證運算平臺

Cadence推出Palladium XP II 驗證平臺和系統開(kāi)發(fā)增強套件

為了進(jìn)一步縮短半導體和系統制造商的產(chǎn)品上市時(shí)間，全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence 設計系統公司 (NASDAQ:CDNS) 日前推出 Palladium? XP II 驗證計算平臺，它作為系統開(kāi)發(fā)增強套件的一部分，可顯著(zhù)加快硬件和軟件聯(lián)合驗證的時(shí)間。
關(guān)鍵字： Cadence 嵌入式 201310

ARM收購Cadence顯示器IP

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)與頂尖半導體IP供應商ARM聯(lián)合宣布，雙方已經(jīng)簽署最終協(xié)議，Cadence同意出售PANTA顯示控制器內核，并將技術(shù)轉讓給ARM。這份協(xié)議促進(jìn)了雙方的長(cháng)期生態(tài)系統合作，也強化了雙方的技術(shù)聯(lián)盟。
關(guān)鍵字： ARM Cadence 顯示器

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開(kāi)發(fā)時(shí)間

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布Mellanox Technologies 選擇Cadence? Palladium? XP Verification Computing Platform 用于其領(lǐng)先的服務(wù)器和存儲產(chǎn)品的開(kāi)發(fā)，該公司是高性能、端到端互聯(lián)解決方案領(lǐng)先供應商，其產(chǎn)品用于數據中心服務(wù)器和存儲系統。
關(guān)鍵字： Cadence Mellanox Palladium

Renesas獲得Cadence Tensilica ConnX D2 DSP授權

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布，Renesas Electronics Corporation已獲得Tensilica ConnX D2 DSP(數字信號處理器)的授權，用于設計面向物聯(lián)網(wǎng) (IoT) 應用領(lǐng)域的下一代芯片。
關(guān)鍵字： Renesas Cadence DSP

中芯國際采用Cadence數字流程新增高級功能

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS) 與中芯國際集成電路制造有限公司(“中芯國際”，紐約證券交易所：SMI ，香港聯(lián)交所：981)，中國內地規模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè)，日前共同宣布中芯國際已采用Cadence? 數字工具流程，應用于其新款SMIC Reference Flow 5.1，一款為低功耗設計的完整的RTL-GDSII 數字流程。
關(guān)鍵字：中芯國際 Cadence 晶圓

Cadence布線(xiàn)常見(jiàn)問(wèn)題

1. 怎樣建立自己的元件庫?建立了一個(gè)新的project后，畫(huà)原理圖的第一步就是先建立自己所需要的庫，所采用的工具就是part developer. 首先在建立一個(gè)存放元件庫的目錄(如mylib)，然后用寫(xiě)字板打開(kāi)cds.lib，定義： De
關(guān)鍵字： Cadence 布線(xiàn)

常見(jiàn)硬件設計EDA工具之比較

項目中EDA工具是每個(gè)工程師必不可少的好幫手，大大加快了我們的設計進(jìn)程。每一位工程師都應該掌握并熟練至少一種EDA工具的使用。在論壇里經(jīng)常能看到新手的經(jīng)典提問(wèn)：我應該學(xué)習哪種畫(huà)圖工具呀?哪種畫(huà)圖工具更強大?哪種畫(huà)圖工具更好用?網(wǎng)上關(guān)于各種工具功能介紹的資料多如牛毛，EDA工具本身又包含很多版本和獨立功能的工具，初學(xué)者難免無(wú)所適從。
關(guān)鍵字： EDA PCB Allegro Mentor Cadence Altium

Cadence將分別于9月10、12日在北京和上海舉辦CDNLive 2013用戶(hù)大會(huì )

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)將分別于9月10日、12日在北京金隅喜來(lái)登酒店和上海浦東嘉里大酒店舉辦“CDNLive用戶(hù)大會(huì )”。此會(huì )議集聚中國產(chǎn)業(yè)鏈高階主管、Cadence的技術(shù)使用者、開(kāi)發(fā)者與業(yè)界專(zhuān)家，分享重要設計與驗證問(wèn)題的解決經(jīng)驗，并為實(shí)現高階芯片、SoC和系統、IP及工具的新技術(shù)發(fā)現新技術(shù)。
關(guān)鍵字： Cadence SoC

華力微電子基于Cadence數字工具開(kāi)發(fā)55納米參考設計流程

　　Cadence設計系統公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數字技術(shù)交付出55納米平臺的參考設計流程。從現在起，華力微電子首次在其已建立的55 納米工藝平臺上實(shí)現了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結果。　　在該流程中所使用的Cadence數字工具包括RTL Compiler、Encounter Digital Implementation 系統、Conformal LEC、QRC Extraction、E
關(guān)鍵字： Cadence 55納米

瑞昱獲授權使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內核

全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ:CDNS)日前宣布，瑞昱半導體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence? Tensilica?)授權，可使用HiFi 音頻/語(yǔ)音DSP(數字信號處理器)IP內核，配合Sensory公司(IC和嵌入式軟件解決方案提供商)的TrulyHandsFree?方案一起，用以實(shí)現長(cháng)時(shí)開(kāi)啟(Always-on)語(yǔ)音控制與識別技術(shù)。
關(guān)鍵字： Cadence 瑞昱 DSP

共352條 10/24 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

cadence?介紹

您好，目前還沒(méi)有人創(chuàng )建詞條cadence?!
歡迎您創(chuàng )建該詞條，闡述對cadence?的理解，并與今后在此搜索cadence?的朋友們分享。創(chuàng )建詞條

cadence?相關(guān)帖子

配置Cadence符合自己的使用習慣——.cdsinit和.cdsenv文件的妙用
2017年初版Cadence全套新版EDA工具技術(shù)特性特點(diǎn)分析
各位大俠，cadence的安裝系統用中國自產(chǎn)linux可以嗎？
各位大俠，cadence的安裝版本最新版到幾點(diǎn)幾了？
[經(jīng)驗]Cadence完全學(xué)習手冊
自動(dòng)加載CadenceToolbox功能組件
PCB設計布線(xiàn)：關(guān)于CadenceAllegro的問(wèn)答
Cadence原理圖設計快捷鍵總結

cadence? 文章進(jìn)入cadence?技術(shù)社區

Cadence宣布提供業(yè)界首款HDMI 2.0驗證IP

TSMC和Cadence合作開(kāi)發(fā)3D-IC參考流程以實(shí)現3D堆疊

TSMC和Cadence合作開(kāi)發(fā)3D-IC參考流程以實(shí)現真正的3D堆疊

Cadence混合信號流程幫助Silicon將新MCU功耗縮減一半

Cadence發(fā)表新一代驗證運算平臺

Cadence推出Palladium XP II 驗證平臺和系統開(kāi)發(fā)增強套件

ARM收購Cadence顯示器IP

Mellanox選擇Cadence縮短互聯(lián)產(chǎn)品開(kāi)發(fā)時(shí)間

Renesas獲得Cadence Tensilica ConnX D2 DSP授權

中芯國際采用Cadence數字流程新增高級功能

Cadence布線(xiàn)常見(jiàn)問(wèn)題

常見(jiàn)硬件設計EDA工具之比較

Cadence將分別于9月10、12日在北京和上海舉辦CDNLive 2013用戶(hù)大會(huì )

華力微電子基于Cadence數字工具開(kāi)發(fā)55納米參考設計流程

瑞昱獲授權使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內核

cadence?介紹

cadence?相關(guān)帖子

cadence?資料下載

cadence?專(zhuān)欄文章

熱門(mén)主題

cadence? 文章 進(jìn)入cadence?技術(shù)社區

cadence?介紹

cadence?相關(guān)帖子

cadence?資料下載

cadence?專(zhuān)欄文章

熱門(mén)主題

cadence? 文章進(jìn)入cadence?技術(shù)社區