EEPW首頁(yè) >>
主題列表 >>
asic ip
asic ip 文章 進(jìn)入asic ip技術(shù)社區
SoC中的電源設計、分析與驗證
- 2004年6月A版 摘 要：本文分析了深亞微米下超大規模SoC的電源設計中存在的問(wèn)題，給出了業(yè)界適用的設計、驗證方法，并以工程設計為例，給出層次性SoC設計中電源設計、驗證的適用流程。 關(guān)鍵詞：系統芯片；電源電壓降；地電壓反彈；電源網(wǎng)格 引言 SoC(系統芯片)是現代微電子技術(shù)向前發(fā)展的必然趨勢。與工藝技術(shù)逐步先進(jìn)的變化相適應，SoC芯片上的內核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個(gè)顯著(zhù)好處是使整個(gè)芯片的功耗降低，然而它同時(shí)也帶來(lái)了芯片噪聲容限降低的負面影響。芯片供電電源
- 關(guān)鍵字： SoC SoC ASIC
FPSLIC簡(jiǎn)化SoC設計
- 電子設計應用2004年第9期 門(mén)陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個(gè)系統成本。但由于門(mén)陣列的設計工具價(jià)格太高， 流片費用(NRE)的負擔太重，風(fēng)險高，設計周期太長(cháng)， 所以不能被一般公司所采用。Xilinx開(kāi)發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價(jià)格很低，沒(méi)有流片費用，所以它比門(mén)陣列更容易普及而被工程師所采用。如今芯片產(chǎn)業(yè)已經(jīng)可以把數百萬(wàn)門(mén)的邏輯放入一個(gè)芯片里，使其達到可以把整個(gè)系統濃縮到單個(gè)芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
- 關(guān)鍵字： FPSLIC SoC ASIC
賽普拉斯宣布已開(kāi)始生產(chǎn)一款新型可編程系統級芯片（PSoCTM）混合信號陣列
- 賽普拉斯半導體公司 (NYSE：CY) 的子公司賽普拉斯微系統有限公司（Cypress MicroSystems）于今日宣布已開(kāi)始生產(chǎn)一款新型可編程系統級芯片（PSoCTM）混合信號陣列。這種具有擴展數字集成功能的新型器件拓展了廣受歡迎的PSoC架構的適用范圍，以滿(mǎn)足消費類(lèi)、工業(yè)、辦公自動(dòng)化、電信和汽車(chē)應用中更大規模、更復雜的嵌入式控制功能的需要。賽普拉斯微系統公司的市場(chǎng)副總裁John McDonald說(shuō)：“我們注意到客戶(hù)需要更多的數字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實(shí)現片上
- 關(guān)鍵字： 賽普拉斯 SoC ASIC
Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境
- 日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境，華為已經(jīng)成功調試，并解決了多款基于A(yíng)RM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問(wèn)題。華為早在上個(gè)世紀90年代就認識到SoC的功能驗證比傳統的ASIC的功能驗證更具有挑戰性，需要付出更多的仿真努力，同時(shí)產(chǎn)品的開(kāi)發(fā)周期也更
- 關(guān)鍵字： Mentor Graphics SoC ASIC
北京集成電路設計園選用Cadence SoC Encounter設計平臺
- 美國Cadence設計系統公司公司（紐約證券交易所代碼：CDN）董事會(huì )主席Ray Bingham先生一行，到北京集成電路設計園訪(fǎng)問(wèn), 設計園公司總經(jīng)理郝偉亞先生詳細介紹了設計園以及北京集成電路設計產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長(cháng)期致力于中國電子產(chǎn)業(yè)的發(fā)展，支持北京集成電路產(chǎn)業(yè)的發(fā)展，對于作為中國7個(gè)國家IC設計基地之一的北京集成電路設計園，擴展其數字設計平臺，選用Cadence SoC Encounter為實(shí)現很復雜、高性能的芯片提供經(jīng)過(guò)驗證的設計工具，應對納米技術(shù)挑戰，感
- 關(guān)鍵字： Cadence SoC ASIC
高速SoC單片機C8051F
- 美國Cygnal公司專(zhuān)門(mén)從事混合信號系統芯片(SoC)單片機的設計與制造。公司更新了原51單片機結構，設計了具有自主產(chǎn)權的CIP-51內核，運行速度高達每秒25MIPS?，F已設計并為市場(chǎng)提供了29個(gè)品種的C8051F系列SoC單片機，預計今年年內還將完成20多個(gè)新的SoC單片機的設計。 C8051F系列是集成的混合信號系統芯片SoC單片機，具有與MCS-51內核及指令集完全兼容的微控制器，除了具有標準8051的數字外設部件之外，片內還集成了數據采集和控制系統中常用的模擬部件和其它數字外設及功能部件(參見(jiàn)圖
- 關(guān)鍵字： SoC ASIC
SoC處理器的定標原則
- 半導體器件定標(scaling)在量上的不斷進(jìn)展蘊育著(zhù)系統級芯片(SoC)器件在設計和結構上質(zhì)的深刻變化。IC器件定標可以加強功率效率、增加帶寬和顯著(zhù)改進(jìn)功能集成性，而要挖掘出硅的全部性能潛力，還須在設計復雜性管理和改進(jìn)設計可重用性方面做同樣的努力。代表ITRS對半導體定標的一致觀(guān)點(diǎn)的一個(gè)簡(jiǎn)易技術(shù)模型示出了芯片設計上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟上的壓力。專(zhuān)用處理器性能的不斷提高和器件的自動(dòng)生成將使處理器芯核在SoC結構體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實(shí)現的
- 關(guān)鍵字： SoC SoC ASIC
Cypress微系統公司推出用于PSoCTM混合信號陣列的集成開(kāi)發(fā)環(huán)境
- 賽普拉斯半導體(Cypress Semiconductor)公司的子公司賽普拉斯微系統有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開(kāi)發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個(gè)完整的圖形成套工具，它通過(guò)提供“點(diǎn)擊”系統設計能力而為用戶(hù)利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設備和應用程序編輯器以及一個(gè)簡(jiǎn)單圖形用戶(hù)接口（GUI）下的編譯器、調試器
- 關(guān)鍵字： 賽普拉斯 SoC ASIC
日月光定購多臺科利登的SoC測試系統Octet
- 來(lái)自美國加州弗雷蒙特市的消息--日月光測試有限公司（納斯達克股票代碼：ASTSF）業(yè)界最大的獨立半導體測試服務(wù)供應商定購了22臺科利登的SoC 測試系統，包括多臺高性能的Octet，用于計算機芯片組和圖形器件的高量產(chǎn)生產(chǎn)測試。日月光之所以選用該系統是基于其成熟的成本效益高的系統性能和測試能力，可以滿(mǎn)足下一代器件技術(shù)，如高速總線(xiàn)系統，不斷增長(cháng)的對測試系統測試容量和范圍的要求。日月光美國、歐洲兼日本區總裁Tien Wu說(shuō)：“科利登的SoC測試系統提供給我們客戶(hù)可持續的產(chǎn)品面市和成本優(yōu)勢。Octet與科利登Qu
- 關(guān)鍵字： 科利登 SoC ASIC
安捷倫科技與北京大學(xué)共同成立SOC測試教育中心和SOC測試工程中心
- 全球領(lǐng)先的跨國高科技公司安捷倫科技(NYSE: A)與北京大學(xué)微電子學(xué)研究院（IMEPKU）今天共同宣布成立北京大學(xué)—安捷倫科技SOC測試教育中心和北京大學(xué)—安捷倫科技SOC測試工程中心。北京大學(xué)—安捷倫科技SOC測試教育中心是華北地區首家SOC測試教育中心，將加速北京大學(xué)乃至中國半導體測試技術(shù)的研究和發(fā)展。同時(shí)，北京大學(xué)—安捷倫科技SOC測試教育和工程中心也將與業(yè)界開(kāi)展廣泛的合作，致力于推動(dòng)中國半導體產(chǎn)業(yè)的發(fā)展。這項合作是知名高校與跨國高科技企業(yè)合作的成功典范，對國家“十五”發(fā)展計劃提供進(jìn)一步的有力支持
- 關(guān)鍵字： 安捷倫 SoC ASIC
一種新穎的多媒體SoC芯片—Virgine G2
- 近年來(lái)，隨著(zhù)多媒體信息應用日益普及，市場(chǎng)對多媒體芯片的需求逐漸增加，韓國ADChips公司適時(shí)推出了一款內嵌32位微處理器的多媒體芯片Virgine G2，它集視頻、音頻處理為一身，內部包括了一個(gè)基于3維圖形算法的2維圖形加速器，還嵌入了一個(gè)32通道的8/16位音頻引擎，以及視頻DAC、DRAM控制器、DMA、定時(shí)器、雙串口等多種外設，使得外部電路的設計變得非常簡(jiǎn)便。芯片的結構芯片的結構如圖1所示，主要由CPU、2D圖象加速器、音頻引擎及周邊外設組成。32位微處理器EISC SE3208Virgine G
- 關(guān)鍵字： SOC SoC ASIC
2002年11月13日，Xilinx公司在深圳設立辦事處
- 2002年11月13日，領(lǐng)先的可編程邏輯器件(PLD)供應商賽靈思公司(Xilinx)宣布，在深圳成立新的辦事處，以更好地滿(mǎn)足中國市場(chǎng)對其PLD產(chǎn)品的需求。 由于PLD新興應用領(lǐng)域的迅速拓展、中國本土新興企業(yè)的增多、跨國公司研發(fā)機構向中國的轉移以及來(lái)自傳統客戶(hù)的穩定營(yíng)收，中國已經(jīng)成為Xilinx公司最重要的新興市場(chǎng)。“為滿(mǎn)足現有的PLD應用以及非傳統PLD應用的需要，也為了更好地為我們現有及潛在客戶(hù)提供服務(wù)，Xilinx公司在深圳市開(kāi)設了辦事處。” Xilinx公司總裁兼
- 關(guān)鍵字： Xilinx 半導體 ASIC
2002年11月4日，意法半導體在深圳設集成電路研究中心
- 意法半導體(STMicroelectronics)日前宣布在深圳設立特殊應用集成電路(ASIC)研究中心。由于意法是全球第三大的半導體公司，在深圳設立研發(fā)中心對產(chǎn)業(yè)發(fā)展具有深遠的意義。 意法與深圳賽格高科技投資公司(SHIC)各出資60%與40%成立了深圳賽意法微電子(STS Microelectronics)，并和清華大學(xué)三方結盟設立ASIC研究中心，將專(zhuān)注于混訊及數字技術(shù)開(kāi)發(fā)。意法有幾項針對我國市場(chǎng)的IC產(chǎn)品均將瞄準通訊、數字多媒體市場(chǎng)。該中心設于深圳高科技園區，2003年將搬到深圳大學(xué)園區
- 關(guān)鍵字： ST ASIC
asic ip介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic ip!
歡迎您創(chuàng )建該詞條，闡述對asic ip的理解，并與今后在此搜索asic ip的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對asic ip的理解，并與今后在此搜索asic ip的朋友們分享。 創(chuàng )建詞條
asic ip相關(guān)帖子
asic ip資料下載
asic ip專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473