active-hdl 文章進(jìn)入active-hdl技術(shù)社區

實(shí)驗17：分頻器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握分頻器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)設計一個(gè)任意整數分頻器。實(shí)驗原理時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現各種時(shí)鐘的分頻和倍頻設計，但是通過(guò)語(yǔ)言設計進(jìn)行時(shí)鐘分頻是最基本的訓練，在對時(shí)鐘要求不高的設計時(shí)也能節省鎖相環(huán)資源。在本實(shí)驗中我們將實(shí)現任意整數的分頻器，分頻
關(guān)鍵字：分頻器 FPGA Lattice Diamond Verilog HDL

實(shí)驗16：扭環(huán)形計數器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握扭環(huán)形計數器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)設計一個(gè)右移扭環(huán)形計數器。實(shí)驗原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構成了一個(gè)扭環(huán)形計數器。初始化復位時(shí)，給q0一個(gè)初值0000，則在循環(huán)過(guò)程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環(huán)形計數器程序清單tw
關(guān)鍵字：扭環(huán)形計數器 FPGA Lattice Diamond Verilog HDL

實(shí)驗15：環(huán)形計數器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握環(huán)形計數器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)設計一個(gè)4位右循環(huán)一個(gè)1的環(huán)形計數器。實(shí)驗原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個(gè)觸發(fā)器中只有一個(gè)輸出為1，另外3個(gè)為0，這樣就構成了一個(gè)環(huán)形計數器。初始化復位時(shí)，給q0一個(gè)置位信號，則唯一的1將在環(huán)形計數器中循環(huán)移位，每4個(gè)時(shí)鐘同期輸出一個(gè)高電平脈沖。Verilog HDL建模描述用行為級描述
關(guān)鍵字：環(huán)形計數器 FPGA Lattice Diamond Verilog HDL

實(shí)驗14：移位寄存器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握移位寄存器原理；（3）學(xué)習用Verilog HDL行為級描述時(shí)序邏輯電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是設計一個(gè)7位右移并行輸入、串行輸出的移位寄存器。實(shí)驗原理如果將多個(gè)觸發(fā)器級聯(lián)就構成一個(gè)多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個(gè)置數/移位控制信號。當LD/SHIFT為1時(shí)，在CP作用下，從輸入端A、B、C、D并行接收數據；當LD/SHIFT為0時(shí)，在
關(guān)鍵字：移位寄存器 FPGA Lattice Diamond Verilog HDL

實(shí)驗13：JK觸發(fā)器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握JK觸發(fā)器原理；（3）學(xué)習用Verilog HDL語(yǔ)言行為機描述方法描述JK觸發(fā)器電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是設計一個(gè)JK觸發(fā)器實(shí)驗原理帶使能端RS鎖存器的輸入端R=S=1時(shí)，鎖存器的次態(tài)不確定，這一因素限制了其應用。為了解決這個(gè)問(wèn)題，根據雙穩態(tài)元件兩個(gè)輸出端互補的特點(diǎn)，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構成了J-K鎖存器。Verilog HDL建模描述用行為級描述實(shí)現的帶異步
關(guān)鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗12：邊沿觸發(fā)的D觸發(fā)器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握D觸發(fā)器原理；（3）學(xué)習用Verilog HDL語(yǔ)言行為機描述方法描述D觸發(fā)器電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是描述一個(gè)帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號d，觸發(fā)器的輸出信號q和~q，用來(lái)分別驅動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅動(dòng)下，當撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應變化。實(shí)驗原理從D觸發(fā)器的特
關(guān)鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗11：RS觸發(fā)器

實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握RS觸發(fā)器原理；（3）學(xué)習用Verilog HDL語(yǔ)言行為級描述方法描述RS觸發(fā)器電路。實(shí)驗任務(wù)本實(shí)驗的任務(wù)是描述一個(gè)RS觸發(fā)器電路，并通過(guò)STEP FPGA開(kāi)發(fā)板的12MHz晶振作為觸發(fā)器時(shí)鐘信號clk，撥碼開(kāi)關(guān)的狀態(tài)作為觸發(fā)器輸入信號S,R，觸發(fā)器的輸出信號Q和非Q，用來(lái)分別驅動(dòng)開(kāi)發(fā)板上的LED，在clk上升沿的驅動(dòng)下，當撥碼開(kāi)關(guān)狀態(tài)變化時(shí)LED狀態(tài)發(fā)生相應變化。實(shí)驗原理基本RS觸發(fā)器可以由兩
關(guān)鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實(shí)驗10：七段數碼管

1. 實(shí)驗目的（1）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗理解和掌握數碼管驅動(dòng)；（3）學(xué)習用Verilog HDL描述數碼管驅動(dòng)電路。2. 實(shí)驗任務(wù)在數碼管上顯示數字。3. 實(shí)驗原理數碼管是工程設計中使用很廣的一種顯示輸出器件。一個(gè)7段數碼管（如果包括右下的小點(diǎn)可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現數字顯示。通常數碼管分為共陽(yáng)極數碼管和共陰極數碼管，結構如下圖
關(guān)鍵字：七段數碼管 FPGA Lattice Diamond Verilog HDL

安森美半導體NCP1568D Active Clamp IC+NCP51530+NCP4308+FUSB3307應用于45W PoE to USB PD 電源

本方案介紹了用于乙太網(wǎng)供電到USB-PD應用的45 W通用輸入5 V，9 V，15 V和20 V輸出評估板，特色是使用安森美半導體的NCP1568D PWM控制器的主動(dòng)箝位返馳式拓撲，搭配N(xiāo)CP51530半橋驅動(dòng)器及NCP4308同步整流控制器與FUSB3307 USB-PD控制器，實(shí)現經(jīng)由PoE兼容的DC/DC輸入電壓（37V–57V）搭配N(xiāo)CP1568D與FUSB3307元件輸出標準的USB-PD輸出規格，可應用在廣泛的USB-PD裝置的充電需求上。該方案將NCP1568和NCP51530用于主動(dòng)箝位
關(guān)鍵字：安森美 NCP1568D Active Clamp NCP51530 NCP4308 FUSB3307 PoE PD USB

傳三星Galaxy Watch Active 2將搭載可觸控表圈

這段時(shí)間有爆料稱(chēng)三星將會(huì )在8月7日的Galaxy新品發(fā)布會(huì )上同時(shí)推出新一代Galaxy Watch Active設備。近日，外媒最新消息顯示三星將會(huì )為Galaxy Watch Active 2代配備一個(gè)可觸控的表圈。三星 Galaxy Watch2產(chǎn)品綜述|圖片(1)|參數|報價(jià)|點(diǎn)評網(wǎng)曝三星Galaxy Watch?Active 2將支持表圈觸控據外媒報道，用戶(hù)通過(guò)這種可觸控的表圈可以便捷的對設備的進(jìn)行放大、縮小，控制音量，上下瀏覽頁(yè)面以及點(diǎn)擊確認等操作，可以補足一些因設備屏幕尺寸過(guò)小而造成的
關(guān)鍵字：三星 Galaxy Watch Active 2

Qorvo? 即將收購 Active-Semi International

此次收購將會(huì )增加面向互補性高增長(cháng)應用的高度差異化模擬/混合信號功率解決方案為 5G、工業(yè)、數據中心、汽車(chē)和智能家居業(yè)務(wù)增長(cháng)創(chuàng )造新機會(huì ) 使 QORVO 的潛在市場(chǎng)規模擴大 30 億美元以上預計在收購后第一年實(shí)現根據非公認會(huì )計準則計算的毛利率和每股盈利增加
關(guān)鍵字： Qorvo 收購 Active-Semi International Inc

運算放大器的有限增益帶寬積對active-RC濾波器Q值的影響及其補償方法

摘要：文章從數學(xué)上分析了運算放大器的有限增益帶寬積對active-RC濾波器Q值的影響，得出了濾波器Q值升高的結論，并且研究了濾波器Q值升高的補償方法。
關(guān)鍵字： active-RC 運算放大器 Q值濾波器

HDL仿真器基于事件的仿真算法

　　目前，HDL仿真器主要有三種實(shí)現算法(機制)：基于時(shí)間的算法(Time-Based)、基于事件的算法(Event-Based，EBS)和基于周期的算法(Cycle-Based，CBS)　　基于時(shí)間的算法適合處理連續的時(shí)間及變量，其會(huì )在每一個(gè)時(shí)間點(diǎn)對所有的電路元件進(jìn)行計算。但是，在大部分情況下，每一個(gè)時(shí)間點(diǎn)只有約2%~10%的電路處于活動(dòng)(運行)狀態(tài)，所以該算法效率非常低?！　』谑录乃惴ㄟm合處理離散的時(shí)間、狀態(tài)和變量。該算法只有在電路狀態(tài)發(fā)生變化時(shí)才進(jìn)行處理，只仿真那些可能引起電路狀態(tài)改變的元件。仿
關(guān)鍵字： HDL 仿真器

哈夫曼編碼的HDL實(shí)現

　　Huffman編碼是一種可變字長(cháng)的無(wú)損壓縮編碼。根據字符出現的概率得到的可變字長(cháng)編碼表是Huffman編碼的核心。概率低的字符使用較短的編碼，概率高的字符使用的長(cháng)的編碼?！　uffman編碼的具體方法是將序列中的信源符號先按出現的頻次排序，把兩個(gè)最小的頻次相加，作為新的頻次和剩余的頻次重新排序，再把最小的兩個(gè)頻次相加，再重新排序，直到最后變成序列的總長(cháng)度。每次挑出的最小兩個(gè)頻次所對應的信源符號或信源符號集構成二叉樹(shù)的左右兩支，對這左右兩支賦予“0”和“1”的權重。符號的編碼從樹(shù)的根部開(kāi)始一直到達符號
關(guān)鍵字：哈夫曼編碼 HDL