Mentor Catapult HLS 助力Chips&Media 將深度學(xué)習硬件加速器 IP 交付時(shí)間縮短一半

　　Mentor?, a Siemens business 今日宣布 Chips&Media? 已成功部署 Mentor Catapult? HLS 平臺，將使用深度神經(jīng)網(wǎng)絡(luò ) (DNN) 算法設計和驗證其 c.WAVE 計算機視覺(jué) IP 的實(shí)時(shí)對象檢測。Chips&Media 是一家面向片上系統 (SoC) 設計高性能、高質(zhì)量視頻 IP 的領(lǐng)先供應商，其產(chǎn)品廣泛應用于汽車(chē)、監控和消費電子領(lǐng)域。

　　Chips&Media 需要通過(guò)減少功能驗證時(shí)間、時(shí)序收斂、自定義和最終優(yōu)化來(lái)大幅提高生產(chǎn)力，把更多時(shí)間用于機器算法和架構的研發(fā)上，從而為客戶(hù)快速提供差異化的機器學(xué)習 IP。為實(shí)現這些目標，他們棄用了傳統的手工編碼寄存器傳輸級 (RTL) 流程，轉而采用 Catapult HLS 平臺，以使用 C 語(yǔ)言編寫(xiě)算法和驗證平臺。與同一項目中使用 RTL 流程的團隊相比，HLS 設計和驗證團隊將項目時(shí)間縮短了一半。

　　“要應對以推理為目標的設備帶來(lái)的加速挑戰，我們認為關(guān)鍵在于使用深度神經(jīng)網(wǎng)絡(luò )建立一個(gè)專(zhuān)注于功耗、性能和面積 (PPA) 并高度優(yōu)化的硬件架構，”Chips&Media 首席技術(shù)官 Mickey Jeon 表示?！癏LS 使我們能夠極其高效地完成這項工作。我們的項目取得了突出的成績(jì)，我們計劃在接下來(lái)的項目中部署應用 Catapult 的 HLS 流程?！?/p>

　　基于 DNN 的計算機視覺(jué)處理的特征，就是乘法/加法/累加的重復計算，同時(shí)通過(guò)神經(jīng)網(wǎng)絡(luò )層進(jìn)行大量數據遷移。DNN 是在 Caffe 或 TensorFlow? 等框架上開(kāi)發(fā)的，然后在 C 模型中捕獲其算法。Chips&Media 將此算法 C 模型改進(jìn)為可綜合的 C 代碼，并使用 Catapult HLS 平臺快速探索各種架構并綜合到 RTL 中，以找到此類(lèi)設計的最佳解決方案。

　　“根據我們的觀(guān)察，在市場(chǎng)快速變化的多個(gè)應用領(lǐng)域，采用 Catapult HLS 是提高生產(chǎn)力來(lái)獲得成功的唯一途徑，”Mentor 數字設計和實(shí)施解決方案總經(jīng)理 Badru Agarwala 表示?！拔覀円恢迸c Chips&Media 密切合作，以確保他們平穩過(guò)渡到 HLS。該平臺可以讓他們專(zhuān)注于算法/架構設計，而不是底層實(shí)現和調試等細節，從而更快地把想法變成產(chǎn)品，然后推向市場(chǎng)?！?/p>

　　有關(guān)更多詳細信息，請參閱詳細的案例研究：《Chips&Media：深度學(xué)習對象檢測 IP 的設計和驗證》。