<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 5.6

可在低壓下工作的0.5W音頻功率放大器

  • 電路的功能這種0.5W的音頻放大器裝在小型話(huà)筒內,為合成裝置提供信息。本電路的電源電壓為4~12V,范圍比較寬,邏輯電路用的5V電源也可使本電路工作,無(wú)信號輸入時(shí),消耗電流很小,約4MA。電路的工作原理本電路的芯片
  • 關(guān)鍵字: 0.5  低壓  音頻功率放大器    

Virtex-6 FPGA ML605開(kāi)發(fā)評估技術(shù)方案

  • Virtex-6 FPGA ML605開(kāi)發(fā)評估技術(shù)方案,Virtex-6 FPGA適合用有線(xiàn)通信,無(wú)線(xiàn)基礎設備和廣播設備等領(lǐng)域.本文介紹了Virtex-6 FPGA主要特性,以及骨干網(wǎng)OTU-4成幀與EFEC框圖, LTE 2x2無(wú)線(xiàn)電設計框圖和支持SD/HD/3G-SDI接口的新一代交換框圖, Virtex®-6 FPGA
  • 關(guān)鍵字: 技術(shù)  方案  評估  開(kāi)發(fā)  FPGA  ML605  Virtex-6  

安富利電子元件推出Xilinx Virtex-6 FPGA DSP開(kāi)發(fā)工具套件

  •   安富利公司旗下運營(yíng)機構安富利電子元件宣布推出Xilinx® Virtex®-6 FPGA DSP開(kāi)發(fā)工具套件。這套件是為DSP設計而打造,是Xilinx目標設計平臺(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE® Design Suite: System Edition 11.4,已開(kāi)始接受訂購,價(jià)格為2995美元,開(kāi)發(fā)人員可以通過(guò)它快速啟動(dòng)其設計。   無(wú)線(xiàn)、航空航天和國防、儀器和醫療成像設備以及其它計算密集型設
  • 關(guān)鍵字: 安富利  Virtex-6  FPGA  DSP  

眾志和達借助賽靈思可編程方案打造數據存儲新典范

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司( Xilinx, Inc. )今天宣布, 北京眾志和達信息技術(shù)有限公司采用賽靈思可編程解決方案,成功打造了行業(yè)首款基于先進(jìn)的Storage-on-Chip(芯片級存儲)架構、全部利用賽靈思高速高集成FPGA(現場(chǎng)可編程門(mén)陣列)芯片實(shí)現全部功能的虛擬磁帶庫產(chǎn)品——SureSave VTL5000。該產(chǎn)品將作為眾志和達公司面向企業(yè)級數據保護的旗艦產(chǎn)品,以其卓越的性能、靈活的擴展性、高度的可靠性等優(yōu)勢, 為大、中型數據中心提供優(yōu)秀的數據保護解
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  

Linux2.6環(huán)境下USB設備的驅動(dòng)實(shí)現

  • Linux2.6環(huán)境下USB設備的驅動(dòng)實(shí)現,USB通用串行總線(xiàn)具有傳輸速率高、功耗低、可熱插拔和發(fā)展快速等優(yōu)點(diǎn),而Linus操作系統則具有易于移植和裁減、內核小、效率高、原代碼開(kāi)放等特點(diǎn),本文通過(guò)將其結合而給出的Linux環(huán)境下的USB設備驅動(dòng)方法,可以快速地實(shí)現大容量的存儲功能,實(shí)驗表明:該系統的數據讀寫(xiě)速度可以達到681 kB/s,而且效果良好。
  • 關(guān)鍵字: 驅動(dòng)  實(shí)現  設備  USB  環(huán)境  Linux2.6  

一種超低功耗5.8GHz雙模前置分頻器設計

  • 摘要:基于目前流行的TSPC高速電路,利用TSMC90nm 1.P9M 1.2V CMOS工藝設計了高速、低壓、低功耗32/33雙模前置分頻器,其適用于WLAN IEEE802.1la通信標準。運用Mentor Graphics Eldo對該電路進(jìn)行仿真,仿真結果顯
  • 關(guān)鍵字: 前置  設計  雙模  5.8GHz  功耗  超低  

5.6GHz CMOS低噪聲放大器設計

  • 摘要:分析了一種射頻COMS共源-共柵低噪聲放大器的設計電路,采用TSMC 90nm低功耗工藝實(shí)現。仿真結果表明:在5.6GHz工作頻率,電壓增益約為18.5dB;噪聲系數為1.78dB;增益1dB壓縮點(diǎn)為-21.72dBm;輸入參考三階交
  • 關(guān)鍵字: CMOS  5.6  GHz  低噪聲    

基于VB 6.0串口通信的氣壓測高系統數據采集實(shí)現

  • 王曉嵐

    (中國科學(xué)院國家天文臺 北京 100012)

    串口通信在系統控制的范疇中一直占據著(zhù)極其重要的地位,在規格上越來(lái)越完善,應用也越來(lái)越廣泛,使用串行通信的方式可以達到系統控制的目的。以往,要實(shí)現計
  • 關(guān)鍵字: 系統  數據采集  實(shí)現  氣壓  通信  VB  6.0  串口  基于  

手電筒電池的1.5伏升壓到LED所需的3.5伏

  • 這里描述的電源把電壓從一節手電筒電池的1.5伏提高到LED所需的3.5伏,同時(shí)用電源把LED和手電筒電池串聯(lián)起來(lái)。設計這種電路是為了用LED對手電筒進(jìn)行改進(jìn)。增壓電路在有兩節電池的手電筒中將代替的一節電池,LED裝置則
  • 關(guān)鍵字: LED  3.5  升壓  1.5  電池  手電筒  

賽靈思目標設計平臺再獲電子行業(yè)大獎

  • 《電子產(chǎn)品世界》在“2009年度影響中國的嵌入式系統技術(shù)獎”評選中授予賽靈思目標設計平臺“最佳新興理念獎”,對目標設計平臺給設計師帶來(lái)的巨大價(jià)值表示高度認可
  • 關(guān)鍵字: 賽靈思  FPGA  Virtex-6  Spartan-6  

賽靈思亞太聯(lián)盟計劃成員開(kāi)展目標設計平臺合作

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. )聯(lián)盟計劃成員(APAC Xilinx Alliance Program Members),是賽靈思作為 FPGA行業(yè)領(lǐng)導廠(chǎng)商實(shí)施目標設計平臺戰略的關(guān)鍵。賽靈思目標設計平臺戰略致力于幫助客戶(hù)縮短在應用基礎架構上花費的時(shí)間,而把精力更多地集中在為其電子系統賦予獨特的設計價(jià)值。近期賽靈思亞太聯(lián)盟合作伙伴峰會(huì )活動(dòng)在深圳的成功舉辦,意味著(zhù)其亞太地區的設計服務(wù)提供商和開(kāi)發(fā)板廠(chǎng)商與賽靈思已經(jīng)在密切合作,為確??蛻?hù)采用新一代 FPGA實(shí)現商業(yè)成功做
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  40nm  

采用0.18micro;m CMOS設計用于2.5Gb/s收發(fā)器系統

  • 本文采用0.18µm CMOS工藝設計了用于2.5Gb/s收發(fā)器系統的16:1復用器電路。該電路采用數?;旌系姆椒ㄟM(jìn)行設計,第一級用數字電路實(shí)現16:4的復用,第二級用模擬電路實(shí)現4:1的復用,從而實(shí)現16:1的復用器。該電路采用SMIC 0.18µm工藝模型,使用Virtuoso AMS Simulator 工具進(jìn)行了仿真。仿真結果表明,當電源電壓為1.8V,溫度范圍為0~70℃時(shí),電路可以工作在2.5b/s,功耗約為6mW。
  • 關(guān)鍵字: micro  0.18  CMOS  2.5    

基于WiMAX技術(shù)的5.8G無(wú)線(xiàn)專(zhuān)網(wǎng)射頻系統設計

賽靈思目標設計平臺方案獲行業(yè)高度認可

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. ) 今天宣布,在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上,《中國電子報》把“2009 FPGA最佳產(chǎn)品獎”授予賽靈思目標設計平臺(Target Design Platform, 簡(jiǎn)稱(chēng)TDP),對該平臺在幫助客戶(hù)大幅縮短研發(fā)周期,輕松實(shí)現創(chuàng )新設計并大大增強客戶(hù)競爭力方面的突出優(yōu)勢,給予了充分的肯定。   “賽靈思公司推出的目標設計平臺,給FPGA產(chǎn)品賦予了新
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  DSP  Spartan-6  

PLC-5在總裝車(chē)間電氣控制系統中的應用研究

  • 汽車(chē)制造廠(chǎng)的輸送線(xiàn)和裝配線(xiàn)的控制系統非常復雜,它需要控制道岔、停止器、捕捉器、隔離開(kāi)關(guān)、急停開(kāi)關(guān)、接近開(kāi)關(guān)、光電開(kāi)關(guān)、傳送機、張緊器、提升機、舉升臺等許多執行機構。在奇瑞公司二期工程總裝車(chē)間里,采用
  • 關(guān)鍵字: 應用  研究  控制系統  電氣  總裝  車(chē)間  PLC-5  
共659條 38/44 |‹ « 35 36 37 38 39 40 41 42 43 44 »

5.6介紹

您好,目前還沒(méi)有人創(chuàng )建詞條5.6!
歡迎您創(chuàng )建該詞條,闡述對5.6的理解,并與今后在此搜索5.6的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>