<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > 安富利電子元件推出Xilinx Virtex-6 FPGA DSP開(kāi)發(fā)工具套件

安富利電子元件推出Xilinx Virtex-6 FPGA DSP開(kāi)發(fā)工具套件

作者: 時(shí)間:2010-04-22 來(lái)源:電子產(chǎn)品世界 收藏

  公司旗下運營(yíng)機構電子元件宣布推出Xilinx® Virtex®-6 開(kāi)發(fā)工具套件。這套件是為設計而打造,是Xilinx目標設計平臺(Xilinx Targeted Design Platform) 一部分。它包括可以下載的器件定制版ISE® Design Suite: System Edition 11.4,已開(kāi)始接受訂購,價(jià)格為2995美元,開(kāi)發(fā)人員可以通過(guò)它快速啟動(dòng)其設計。

本文引用地址:http://dyxdggzs.com/article/108243.htm

  無(wú)線(xiàn)、航空航天和國防、儀器和醫療成像設備以及其它計算密集型設備都必須具備極高的數字信號處理能力,以及支持高性能系統的強大功能。這種對性能的高要求,加上必須適應多種不斷涌現和/或改變的標準,設計面臨的挑戰更大。是解決這些問(wèn)題的理想解決方案,它的單芯片TeraMAC/s性能和重可編程能力,讓設計的產(chǎn)品可以在不斷變化的世界里脫穎而出。

  為應對這種挑戰,與賽靈思合作,開(kāi)發(fā)并推出了第一個(gè)開(kāi)發(fā)工具套件,將 、大小可調節的開(kāi)發(fā)板、DSP IP、全套文檔、電纜、針對性的參考設計、以及進(jìn)行設計評估、修改和擴展所需的DSP開(kāi)發(fā)工具集成在一起。DSP設計人員首次能將RTL的優(yōu)點(diǎn)與使用C/C++等編程語(yǔ)言和MATLAB® / Simulink®軟件的高層次設計流程相比較,以確定實(shí)現其產(chǎn)品的最佳設計流程。 FPGA DSP開(kāi)發(fā)工具套件可以提升高達10倍生產(chǎn)力優(yōu)勢,讓設計人員更容易著(zhù)手以FPGA進(jìn)行DSP設計。此套件將多種元素組合成一個(gè)全套解決方案,讓用戶(hù)在整個(gè)設計過(guò)程中都可以專(zhuān)注于其設計本身的獨特價(jià)值上。

  安富利電子元件全球技術(shù)行銷(xiāo)副總裁Jim Beneke表示:“ FPGA DSP套件是安富利首次針對特定領(lǐng)域推出的目標設計平臺。此開(kāi)發(fā)套件能幫助客戶(hù)迅速掌握多種工具流程和設計技術(shù),來(lái)利用Virtex-6系列FPGA進(jìn)行基于DSP的設計。

  此套件的關(guān)鍵組件之一是已預配置并完全驗證的Virtex-6 DSP目標參考設計。這個(gè)設計可以用來(lái)說(shuō)明如何利用Virtex-6器件的信號處理功能進(jìn)行DSP設計的技術(shù)和設計流程。先進(jìn)的數字上變頻(DUC)/數字下變頻(DDC) 目標參考設計向客戶(hù)展示了如何使用一些先進(jìn)技術(shù),如時(shí)鐘過(guò)采樣、時(shí)分復用和利用高性能DSP48 slices來(lái)優(yōu)化信號處理性能和資源的使用等?;赥he MathWorksTM公司Simulink 和MATLAB的設計流程允許算法開(kāi)發(fā)人員使用熟悉的建模環(huán)境來(lái)創(chuàng )建DSP硬件設計,而無(wú)需學(xué)習RTL。此套件也為有經(jīng)驗的RTL設計人員提供了創(chuàng )建高效DSP硬件的設計技術(shù),讓他們可以利用ISE Design Suite 和LogicCoreTM DSP IP,也提供與高層次算法模型進(jìn)行功能正確性比對的驗證方法。

  以下是Virtex-6 DSP 目標參考設計的一些關(guān)鍵指標:

  * RTL 和 Simulink設計源文件

  * 頂層系統集成RTL源文件

  * 仿真環(huán)境

  * 測試平臺

  * 實(shí)現環(huán)境

  * 提供設計綜合所需的所有步驟和參數

  * 映射(MAP), 布局布線(xiàn)和時(shí)序收斂(timing closure)

  * 目標參考設計指南,包括設計個(gè)性和集成的推薦流程

  賽靈思公司平臺解決方案和服務(wù)營(yíng)銷(xiāo)高級總監Tim Erjavec 表示:“Virtex-6 DSP開(kāi)發(fā)工具套件讓客戶(hù)能利用很多現成經(jīng)驗和設計流程立即著(zhù)手設計,極大地提高了他們使用Virtex-6 FPGA技術(shù)的生產(chǎn)力。套件中包括的DSP目標參考設計提供了一種方便易用的、可重復使用的設計基礎架構,能加速客戶(hù)的應用開(kāi)發(fā),是賽靈思與安富利這樣的業(yè)界領(lǐng)先伙伴合作,快速部署目標設計平臺的極佳實(shí)例。”



關(guān)鍵詞: 安富利 Virtex-6 FPGA DSP

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>