<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 現場(chǎng)可編程門(mén)陣列(fpga)

現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區

基于C的設計方式簡(jiǎn)化FPGA/協(xié)處理器混合平臺軟硬件協(xié)同設計

  • 基于C的設計方式簡(jiǎn)化FPGA/協(xié)處理器混合平臺軟硬件協(xié)同設計   在最近幾年中日益流行在高性能嵌入式應用中使用現場(chǎng)可編程門(mén)陣列(FPGA)。FPGA已經(jīng)被證明有能力處理各種不同的任務(wù),從相對簡(jiǎn)單的控制功能到更加復雜的算法操作。雖然FPGA在某些功能上比設計專(zhuān)用ASIC硬件具有時(shí)間和成本上的優(yōu)勢,但在面向軟件應用中FPGA比傳統處理器和DSP的優(yōu)勢并沒(méi)有體現出來(lái)。這很大程度上是由于過(guò)去割裂了硬件和軟件開(kāi)發(fā)工具和方法之間的關(guān)系?! ∪欢罱麱PGA在面向軟件設計工具方面的發(fā)展,及器件容量的持續增
  • 關(guān)鍵字: FPGA/協(xié)處理器  

FPGA紅了,工具廠(chǎng)商笑了

  • FPGA紅了,工具廠(chǎng)商笑了Cool FPGAs Make Tool Vendors Laugh據Gartner Dataquest在去年美國DAC(設計自動(dòng)化年會(huì ))期間公布的數據,每年采用ASIC開(kāi)始進(jìn)行設計的數量在逐年下降,取而代之的是ASSP(特殊應用標準產(chǎn)品),如圖1。由于深亞微米(DSM)制程以后,ASIC的開(kāi)發(fā)成本不斷上升,因此標準產(chǎn)品中的FPGA是理想的選擇之一(如圖2)。FPGA的應用領(lǐng)域不斷擴大,未來(lái),消費電子(例如HDTV、無(wú)線(xiàn)路由器)和汽車(chē)電子是所有應用中成長(cháng)最快的(如圖3)。人們期盼
  • 關(guān)鍵字: FPGA  

平臺 FPGA 的發(fā)展帶來(lái)了什么?

  • 平臺 FPGA 的發(fā)展帶來(lái)了什么? Will The Evolution of Platform FPGAs? 當今多平臺 FPGA 動(dòng)搖 ASIC/ASSP 供應商。 作者 Richard Sevcik 賽靈思公司可編程邏輯系統與知識產(chǎn)權/內核及軟件解決方案部執行副總裁   有關(guān) FPGA 是否是 ASIC 和 ASSP 可行替代品的爭論已經(jīng)持續了近十年。iSupply、Gartner Dataquest 及其它業(yè)界分析師的研究表明當前正處在 ASIC 設計新客戶(hù)不斷減少,FPGA 設計新客戶(hù)
  • 關(guān)鍵字: FPGA  嵌入式  

在Matlab中實(shí)現FPGA硬件設計

  • System Generator for DSP是Xilinx公司開(kāi)發(fā)的基于Matlab的DSP開(kāi)發(fā)工具?同時(shí)也是一個(gè)基于FPGA的信號處理建模和設計工具。文章介紹了在Matlab中使用System Generator for DSP實(shí)現FPGA硬件設計的方法,同時(shí)給出了一個(gè)應用實(shí)例。
  • 關(guān)鍵字: Matlab  FPGA  硬件設計    

Altera推出具有突破性體系的Stratix II系列FPGA

  • FPGA已在數據通信、電信、無(wú)線(xiàn)通信、消費類(lèi)產(chǎn)品、醫療、工業(yè)和軍事等各應用領(lǐng)域當中占據重要地位。由于芯片開(kāi)發(fā)成本不斷攀升,以及對更高性能的不斷追求,繼0.18mm和0.13mm之后,業(yè)界越來(lái)越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進(jìn)入該領(lǐng)域,Altera也是其重要的倡導者。近期,Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng )新的自適應FPGA體系,即自適應邏輯模塊(ALM),這使其在單個(gè)器件中具有雙倍多的邏輯容量,比第一代Stratix器件速度快50%,效
  • 關(guān)鍵字: Altera  FPGA  

MC33289在汽車(chē)防抱死制動(dòng)系統中的應用

  • 摘   要:MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅動(dòng)器。本文將其應用在汽車(chē)防抱死制動(dòng)系統(ABS)中 ,通過(guò)CPU和FPGA的設計,實(shí)現在驅動(dòng)電磁閥的同時(shí)對電磁閥及整個(gè)驅動(dòng)部分進(jìn)行靜態(tài)和動(dòng)態(tài)檢測的功能。關(guān)鍵詞:MC33289;防抱死制動(dòng)系統(ABS);FPGA MC33289性能MC33289是Motorola公司推出的高端驅動(dòng)芯片,主要應用在汽車(chē)和工業(yè)領(lǐng)域驅動(dòng)電磁閥等典型的感性負載。此器件在同一表貼封裝中包含兩個(gè)功率輸出開(kāi)關(guān),每個(gè)開(kāi)關(guān)由一個(gè)
  • 關(guān)鍵字: FPGA  MC33289  防抱死制動(dòng)系統(ABS)  

高速大容量數據采集板卡的SDRAM控制器設計

  • 摘  要:本文對高速、高精度大容量數據采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論,詳細介紹了基于FPGA的SDRAM控制器的設計、命令組合以及設計仿真時(shí)序,并將該技術(shù)應用于基于PCI總線(xiàn)的100MHz單通道 AD9432高速大容量數據采集板卡,最后給出了板卡測試結果。關(guān)鍵詞:SDRAM;FPGA;AD9432 引言高速數據采集具有系統數據吞吐率高的特點(diǎn),要求系統在短時(shí)間內能夠傳輸并存儲采集結果。因此,采集數據的快速存儲能力和容量是制約加快系統速度和容許采集時(shí)間的主要因素之一。通常用于數據采
  • 關(guān)鍵字: AD9432  FPGA  SDRAM  存儲器  

I2C總線(xiàn)控制器的VHDL設計及實(shí)現

  • 摘    要:本文用VHDL設計了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線(xiàn)控制器,介紹了詳細的設計思路和在FPGA中的實(shí)現,并給出了在嵌入式系統設計中的使用方法。關(guān)鍵詞:I2C總線(xiàn);VHDL;FPGA 引言I2C總線(xiàn)以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數字系統中獲得了廣泛的應用。尤其在嵌入式系統中,I2C總線(xiàn)被普遍用來(lái)連接CPU/MCU和外圍器件。I2C總線(xiàn)規范經(jīng)過(guò)十幾年的實(shí)踐,發(fā)展了多層標準。從傳輸速率上劃分,有標準模式(100Kbit/s),快速模式(400Kbit/s),高速模式(3
  • 關(guān)鍵字: FPGA  I2C總線(xiàn)  VHDL  

將處理器集成入FPGA的整合之道

  • 引言現有的FPGA設計策略只是將FPGA看作一個(gè)單個(gè)元件,且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設計和驗證。而在將處理器集成入FPGA,試圖在可編程部件中成就一個(gè)完全內嵌的系統時(shí),其所呈現出的復雜性是現有方法無(wú)法有效解決的。若想對嵌入到FPGA中基于處理器的整個(gè)數字系統進(jìn)行輸入、運行及調試,工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設計工具,在一個(gè)集成化的FPGA執行環(huán)境中協(xié)調工作的理想設計平臺。本文概述了開(kāi)發(fā)這種系統所必須面對的各種設計挑戰,并講解了Altium公司的最新電子
  • 關(guān)鍵字: FPGA  

CPLD在合成孔徑雷達目標模擬視頻板設計中的應用

  • 摘  要:本文介紹了一種合成孔徑雷達目標模擬視頻板卡的設計實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開(kāi)發(fā)系統實(shí)現。由于采用該器件,簡(jiǎn)化了電路設計,減小了設備體積,同時(shí)也使設備的可靠性和設計的靈活性大大提高。關(guān)鍵詞:合成孔徑雷達;FPGA/CPLD;PCI接口;乒乓結構引言合成孔徑雷達(Synthetic Aperture Radar,簡(jiǎn)稱(chēng)SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎,以高速數字處理和精確運動(dòng)補償為前提條件的高分辨率成像雷達。對于合成孔徑雷達成像處
  • 關(guān)鍵字: FPGA/CPLD  PCI接口  合成孔徑雷達  乒乓結構  

基于FPGA的神經(jīng)元自適應PID控制器設計

  • 摘    要:本文提出了一種用FPGA實(shí)現神經(jīng)元自適應PID控制器的方案,采用modelsim 5.6d進(jìn)行仿真驗證并在Synplify Pro 7.1平臺上進(jìn)行綜合,結果表明該方案具有運算速度快、精度高和易于實(shí)現的特點(diǎn)。關(guān)鍵詞:神經(jīng)元;PID;FPGA;BP神經(jīng)網(wǎng)絡(luò )引言迄今為止,PID控制器因其具有結構簡(jiǎn)單、容易實(shí)現等特點(diǎn),仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線(xiàn)性和時(shí)變特性時(shí),傳統的PID 控制器往往難以獲得滿(mǎn)意的控制效果。神經(jīng)網(wǎng)絡(luò )以其強大
  • 關(guān)鍵字: BP神經(jīng)網(wǎng)絡(luò )  FPGA  PID  神經(jīng)元  

基于FPGA的專(zhuān)用信號處理器設計和實(shí)現

  • 摘 要:本文介紹基于FPGA、用VHDL語(yǔ)言編程實(shí)現矢量脫靶量測量專(zhuān)用信號處理器的方法。有效利用FPGA片內硬件資源,無(wú)需外圍電路,高度集成,實(shí)現了對復數數據進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運算。 關(guān)鍵詞:512點(diǎn)FFT;FPGA;蝶形運算 前言矢量脫靶量測量系統中,信號處理電路模塊的主要任務(wù)是完成目標檢測、數據存儲以及給其它單元控制信號。系統所進(jìn)行的目標檢測需要計算信號的功率譜,所以先要對采集到的多通道(8路)數據按512點(diǎn)為一幀,作FFT處理,得到其頻譜。為了監測接收機工作狀態(tài),需要在頻域
  • 關(guān)鍵字: 512點(diǎn)FFT  FPGA  蝶形運算  

一種基于FPGA的直接序列擴頻基帶處理器

  • 摘    要:本文設計實(shí)現了一種基于FPGA的直接序列擴頻基帶處理器,并闡述了其基本原理和設計方案。關(guān)鍵詞:擴頻;FPGA;數字匹配濾波器;基帶處理器引言擴頻通信技術(shù)具有抗干擾、抗多徑、保密性好、不易截獲以及可實(shí)現碼分多址等許多優(yōu)點(diǎn),已成為無(wú)線(xiàn)通信物理層的主要通信手段。本文設計開(kāi)發(fā)了一種基于直接序列擴頻技術(shù)(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統原理框圖如圖1所示。該處理器由FPGA芯片,完成圖1中兩虛線(xiàn)框所示的基帶信號處理部分。擴頻方式為11位bar
  • 關(guān)鍵字: FPGA  基帶處理器  擴頻  數字匹配濾波器  

用FPGA技術(shù)實(shí)現某新型通信設備中PCM碼流處理

  • 摘    要:本文根據FPGA器件的特點(diǎn),介紹了應用FPGA設計某通信設備中PCM碼流處理模塊的一種方案。并就設計中遇到的問(wèn)題進(jìn)行了分析。關(guān)鍵詞:FPGA;RAM引言由于FPGA器件可實(shí)現所有數字電路功能 ,具有結構靈活、設計周期短、硬件密度高和性能好等優(yōu)點(diǎn),在高速信號處理領(lǐng)域顯示出愈來(lái)愈重要的作用。本文研究了基于FPGA技術(shù)對PCM碼流進(jìn)行處理的實(shí)現方法。變換后的數據寫(xiě)入RAM,與DSP配合可完成復雜的信號處理功能。設計方案某新型通信設備中,在完成調度功能的板子上,需要進(jìn)行
  • 關(guān)鍵字: FPGA  RAM  存儲器  

DSP和FPGA在圖像傳輸系統中的應用和實(shí)現

  • 摘    要:本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數字化方法,以及QPSK擴頻調制技術(shù)來(lái)實(shí)現圖像的無(wú)線(xiàn)傳輸。對擴頻通信系統的同步問(wèn)題提出了一種實(shí)現方法,并給出了部分實(shí)驗結果。關(guān)鍵詞:圖像傳輸;擴頻通信;同步;FPGA;DSP 視頻通信是目前計算機和通信領(lǐng)域的一個(gè)熱點(diǎn)。而無(wú)線(xiàn)擴頻與有線(xiàn)相比,有其固有的優(yōu)越性,如聯(lián)網(wǎng)方便、費用低廉等。所以開(kāi)發(fā)無(wú)線(xiàn)擴頻實(shí)時(shí)圖像傳輸系統有很高的實(shí)用價(jià)值。 系統設計在短距離通信中,通??梢栽谑瞻l(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
  • 關(guān)鍵字: DSP  FPGA  擴頻通信  同步  圖像傳輸  
共6433條 424/429 |‹ « 420 421 422 423 424 425 426 427 428 429 »

現場(chǎng)可編程門(mén)陣列(fpga)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。    創(chuàng )建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>