中芯國際和新思科技攜手推出Reference Flow 4.0

　　全球領(lǐng)先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技公司與中國內地最大的芯片代工企業(yè)中芯國際集成電路制造有限公司日前宣布，將攜手推出全新的65納米RTL-to-GDSII參考設計流程4.0(Reference Flow 4.0)。作為新思科技專(zhuān)業(yè)化服務(wù)部與中芯國際共同開(kāi)發(fā)的成果，該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線(xiàn)技術(shù)，為設計人員解決更精細工藝節點(diǎn)中遇到的低功耗和可制造性設計(DFM)等問(wèn)題提供更多的可用資源。這樣，客戶(hù)可迅速獲得優(yōu)化的途徑到中芯國際65納米制程的投片，從而滿(mǎn)足苛刻的項目時(shí)間要求。

　　參考設計流程4.0利用了新思科技Eclypse低功耗解決方案的關(guān)鍵組成部分Galaxy™實(shí)施平臺，從而使設計人員能夠在包括RTL綜合與測試、物理實(shí)現與驗收階段在內的整個(gè)設計流程中，實(shí)施先進(jìn)的低功耗技術(shù)。此外，整個(gè)參考流程中還采用了IC Compiler的Zroute布線(xiàn)技術(shù)，該技術(shù)使用先進(jìn)的布線(xiàn)算法對制造規則的影響、時(shí)序以及其他設計目標進(jìn)行評估，因而能支持中芯國際的65納米布線(xiàn)規則。集成的Zroute 通過(guò)為特定芯片的設計制定出設計規劃、面積、功率和信號完整性(SI)等目標，使可制造性設計(DFM)的優(yōu)化技術(shù)更加合理。

　　通過(guò)采用經(jīng)由中芯國際內部開(kāi)發(fā)的 CCS 標準單元庫、SRAM、PLL、輸入/輸出庫和低功耗單元庫，本參考設計流程得到了驗證。驗證中采用了分別具備電源閘控(Power Gating)和數據保持能力的多電源電壓(multiple -VDD)和多電源模塊。該流程的其他關(guān)鍵特性還包括：利用 IC Compiler及可測試性設計技術(shù)(DFT) 結合支持可自動(dòng)生成全速(at-speed)測試的片上時(shí)鐘控制功能實(shí)現的多種參數特性多重模式(Multi-Corner Multi-Mode，MCMM)優(yōu)化及關(guān)鍵面積分析與壓縮。

　　“中芯國際的65納米邏輯制程要求一個(gè)能夠解決時(shí)序、漏電和可制造性設計等關(guān)鍵性問(wèn)題的流程，以減少風(fēng)險并提高設計結果質(zhì)量。”中芯國際設計服務(wù)中心副總裁歐陽(yáng)雄表示，“我們通過(guò)與新思科技密切合作，再次為我們雙方的客戶(hù)推出全新解決方案，使他們能夠同時(shí)受益于我們兩家公司的領(lǐng)先技術(shù)。隨著(zhù)我們即將向研制更先進(jìn)的工藝節點(diǎn)技術(shù)邁進(jìn)，我們期待能夠與新思科技繼續保持合作關(guān)系。”

　　“新思科技與我們的半導體代工合作伙伴密切合作，旨在加快客戶(hù)的設計進(jìn)入量產(chǎn)的過(guò)程，”新思科技營(yíng)銷(xiāo)與戰略聯(lián)盟副總裁Rich Goldman 表示，“我們與中芯國際攜手為IC設計團隊提供一個(gè)切實(shí)可行的參考流程，使之利用新思科技的低功耗和DFM優(yōu)化技術(shù)，加快其以實(shí)現中芯國際65納米制程技術(shù)為目的的片上系統的設計進(jìn)程。”