多路可編程PWM芯片設計

　　某系統中的H橋驅動(dòng)電路采用2路脈寬調制器(PWM)信號驅動(dòng)一個(gè)電機來(lái)控制其正，反兩個(gè)方向的運轉，且兩路信號必須有一定的時(shí)間間隔來(lái)避免驅動(dòng)電流過(guò)大損害驅動(dòng)元件。為使其能靈活應用，針對系統要求，PWM控制器應具備以下功能：

　　·3路獨立PWM輸出，每路輸出2個(gè)驅動(dòng)信號，周期、占空比、死區時(shí)間可編程，對應10MHz系統時(shí)鐘，周期為1μs-6.5536ms;

　　·精簡(jiǎn)地址線(xiàn)，節省外圍引腳及地址資源占用;

　　·提供與8/16bits單片機的雙向數據接口，內置地址/數據鎖存器。

　　PWM結構規劃

　　在采用自頂向下(Top_Down)正向設計中，芯片的結構劃分，規格定制是整個(gè)設計中最重要的環(huán)節，合理的結構設計將決定整個(gè)設計的成敗[1][2]。

　　PWM輸出信號的周期、脈寬、死區時(shí)間等參數可以通過(guò)加載內部的寄存器來(lái)實(shí)現，寫(xiě)入PWM芯片的數據分數據字與控制字兩部分。由內部控制邏輯模塊來(lái)處理控制字信息，并譯碼產(chǎn)生各內部通道內部信息寄存器的片選信號。數據字通過(guò)內部數據總線(xiàn)在各通道模塊傳遞PWM的特征信息數據。

　　芯片內部的各模塊通過(guò)內部片選結合讀寫(xiě)使能完成數據交換。芯片與外圍控制器進(jìn)行數據交換時(shí)采用雙模式接口(8/16bits)，可通過(guò)外置選擇引腳DataWidth來(lái)選配。

　　芯片的核心是由3個(gè)完全獨立且相同的通道模塊構成。通道內部的數據接口將完成外部讀寫(xiě)邏輯(RWLogic)傳輸到內部數據總線(xiàn)的數據收發(fā)工作。PWM周期生成模塊(ClkGen)則依據寫(xiě)入的周期信息，輸出PWM的周期控制信號。

　　PWM輸出由通道狀態(tài)機完成，通道接收到PWM信息數據后，進(jìn)行數據校驗，合格的數據將在合適的條件下啟動(dòng)狀態(tài)機，并在不同的狀態(tài)下完成PWM輸出。不合格的數據將被忽略。

　　地址/數據鎖存則依據通用74LS373的邏輯功能，編寫(xiě)一個(gè)完全可替代的L74LS373來(lái)實(shí)現。

　　根據總體構建思路，最終的芯片總體結構圖如圖1所示。