<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > 40nm FPGA搶灘登陸 ASIC尚能飯否

40nm FPGA搶灘登陸 ASIC尚能飯否

作者: 時(shí)間:2009-02-26 來(lái)源:電子工程世界 收藏
        “我們新的管理團隊大部分人來(lái)自ASIC公司。”在Xilinx二十五周年慶典之時(shí),Xilinx全球副總裁湯立人風(fēng)趣的說(shuō)道,“他們也是因為看到了ASIC已達到局限性,因此決定‘棄暗投明’了。”

        繼Altera于2008年底發(fā)布了首款基于40-nm技術(shù)的產(chǎn)品之后,2009年初,其又先后發(fā)布了集成收發(fā)器的兩款新產(chǎn)品,包含Stratix IV GT以及低端產(chǎn)品Arria II GX。Xilinx在今年同期推出基于45nm的Spartan-6 并且公布了其40 nm Virtex-6系列藍圖。

本文引用地址:http://dyxdggzs.com/article/91727.htm

        自此,以為代表的下一代FPGA再次向ASIC領(lǐng)域發(fā)起了挑戰。

        年富力強

        1983年Altera成立,1984年Xilinx成立,至今FPGA/PLD的發(fā)明已有25年歷史。二十五歲的成年人,正是年富力強之時(shí)。但在技術(shù)日益進(jìn)步的今天,在摩爾定律不斷被刷新的時(shí)刻,各領(lǐng)域的變化層出不窮,諸如MTK等一批企業(yè)抓住機會(huì )崛起的同時(shí),又有多少半導體廠(chǎng)商被分拆,有多少的研發(fā)項目不得不終止。但FPGA自從誕生之時(shí),至今仍能保持穩定的增長(cháng)率。2008年底iSuppli報告指出FPGA銷(xiāo)售額增加了7.6%,遠高于半導體行業(yè)平均表現。

        2006年Altera CEO John Daana曾指出:“這是一個(gè)可編程邏輯的時(shí)代。(This is the era of programmable logic.)”時(shí)過(guò)三年,Xilinx提出了“可編程必技術(shù)勢在必行”(programmable imperative),則再一次預言了FPGA大時(shí)代的來(lái)臨。

        Daana當時(shí)的解釋為,產(chǎn)品復雜性在提高,市場(chǎng)需求在快速變化,因此需要硬件上加速設計與創(chuàng )新,如今湯立人則賦予了FPGA產(chǎn)業(yè)更廣泛的內涵。

        首先,與Daana提出的觀(guān)點(diǎn)相同,正因為不斷變化、不斷細分和更加專(zhuān)業(yè)化的市場(chǎng),導致產(chǎn)品的生命周期越來(lái)越短,這也就意味著(zhù)像半導體公司和做系統的公司,也必須越來(lái)越快地把他們的產(chǎn)品推向市場(chǎng)。  

        “我覺(jué)得中國TD—SCDMA成功的成果,也驗證了可編程不斷發(fā)展上升的勢頭。”Xilinx亞太區銷(xiāo)售副總裁楊飛對快速變化的市場(chǎng)深有感觸,“從前12個(gè)月的開(kāi)發(fā)周期是比較正常的。但隨著(zhù)3G牌照頒發(fā)事件升溫,客戶(hù)最快情況下在三個(gè)月時(shí)間內就把新的TD基站做出來(lái)。”

        其次,經(jīng)濟不振實(shí)際上變相增加了FPGA的競爭力。湯指出目前經(jīng)濟危機蔓延導致了銀根緊縮,尤其是在下一代制程上,開(kāi)發(fā)成本會(huì )成倍增加。45nm的ASSP的產(chǎn)品的成本要求至少6000萬(wàn)美金,而32nm的開(kāi)發(fā)成本將近1億美金。而且由于未來(lái)市場(chǎng)的不確定性,難以預估未來(lái)的規模容量以及企業(yè)成長(cháng)狀況,因此對于致力于下一代制程的廠(chǎng)商而言,只有依靠自身雄厚資本以及對于技術(shù)的預判力才可以生存。

        Xilinx是Fabless模式的鼻祖廠(chǎng)商之一,時(shí)至今日Fabless似乎成為了一種行業(yè)標準,甚至連之前的FSA(全球IC設計與委外代工協(xié)會(huì ))都更名為GSA(全球半導體聯(lián)盟)。事實(shí)上,由于市場(chǎng)萎縮,芯片銷(xiāo)售業(yè)績(jì)下滑,TSMC,UMC等f(wàn)oundry的業(yè)績(jì)都受到了直接的影響,傳統IDM廠(chǎng)商更是受到工廠(chǎng)的拖累,眾多企業(yè)選擇停產(chǎn)或者賣(mài)廠(chǎng),又或者采取加入IBM陣營(yíng)等方式聯(lián)合開(kāi)發(fā)下一代產(chǎn)品線(xiàn),無(wú)一不是在壓縮工藝等研發(fā)成本。  

        亮劍,ASIC尚能飯否?

        就無(wú)線(xiàn)通信而言,歷經(jīng)從模擬到數字、從窄帶到寬帶的發(fā)展歷程,更新頻率大概是4至5年,需求高性能、高可靠、高靈活、低成本的設計方案已成為潮流。隨著(zhù)網(wǎng)絡(luò )的快速發(fā)展,小數據量的通信能力已經(jīng)不能滿(mǎn)足人們豐富的業(yè)務(wù)需求。

        如果說(shuō)FPGA廠(chǎng)商在2000年對于通信市場(chǎng)的過(guò)分依賴(lài)是導致其股價(jià)衰退的最主要因素,但當時(shí)積攢的關(guān)于通信領(lǐng)域的經(jīng)驗也是其快速崛起的主因之一。在Xilinx與Altera近期發(fā)布的季報中明顯的看到,來(lái)自通訊領(lǐng)域的收入均占到公司主營(yíng)業(yè)務(wù)收入的44%,且相對于同比均有明顯增幅。

        在FPGA產(chǎn)業(yè)中,新產(chǎn)品的年增長(cháng)幅度永遠是最高的,因此制程的FPGA,包括Virtex以及Stratix新系列產(chǎn)品都被寄予了厚望,尤其是在第四代通訊及100G  Ethernet寬帶有線(xiàn)網(wǎng)絡(luò )系統中。

        兩家公司的旗艦產(chǎn)品一直在不斷刷新著(zhù)性能記錄,Altera已發(fā)布的Stratix IV GT系列FPGA包含24個(gè)工作速率高達11.3Gbps的收發(fā)器,邏輯單元增加至最多530K。Xilinx則預計Virtex-6系列性能較Stratix基礎之上再提高15%。

        ASIC產(chǎn)品一直在功耗及價(jià)格上處于優(yōu)勢,但采用40nm新制程的FPGA也許會(huì )漸漸拉近與ASIC之間的差距。Virtex-6功耗較之Virtex-5降幅多達50%,成本也有20%的下降;Altera更是在同時(shí)推出的Quartus II 9.0增強了SOPC Builder功能,進(jìn)一步提高了效能優(yōu)勢。下一代FPGA的主要目標已定格在高速傳輸領(lǐng)域,隨著(zhù)價(jià)格及功耗的不斷改進(jìn),有從先鋒部隊轉化為主力部隊的趨勢。

        Xilinx提出了“目標設計平臺新時(shí)代”,以便進(jìn)一步降低用戶(hù)的開(kāi)發(fā)成本與周期。公司產(chǎn)品規劃高級總監Chuck Tralka指出,之前在FPGA領(lǐng)域,開(kāi)發(fā)板,FPGA等元素都是分離存在的。但從客戶(hù)角度更希望把基礎開(kāi)發(fā)、參考設計等所有相關(guān)因素打包在一起,以一種方案形式提供給客戶(hù)。湯立人也談到:“我們幫助系統廠(chǎng)商把自己的精力和金錢(qián)集中在余下的20%工作,也就是把Xilinx提供給他們東西集成在一起進(jìn)行個(gè)性化定制,實(shí)現自己產(chǎn)品的差異化。”

        早在上一次經(jīng)濟衰退之時(shí),FPGA就一直視ASIC廠(chǎng)商為主要競爭對手。根據iSuppli 2008年調查分析,ASIC/ASSP的應用缺口將要被逐年放大。尤其是越來(lái)越豐富化的消費電子以及日益增長(cháng)的安防需求等更新的應用,是缺口擴大的主要因素。湯立人指出,ASIC/ASSP廠(chǎng)商即使發(fā)現新興的市場(chǎng)領(lǐng)域,但由于不確定性,也很難準確出擊。并且其透露,目前Xilinx已為平板顯示器、監控攝像、視頻、AVR等應用提供了相應的IP,已做好了進(jìn)軍潛在市場(chǎng)的所有準備。

        實(shí)際上直到今日ASIC以及ASSP公司仍然大量存活著(zhù),一些單片機及DSP廠(chǎng)商也一直在嘗試著(zhù)避開(kāi)紅海,都在期待著(zhù)拓展視頻高清等新領(lǐng)域的拓展。譬如TI就憑借其在單片機,模擬器件以及DSP方面強大的支撐,從而建立起了包括攝像機、DVR、以及DVS等完整的安防終端設備解決方案。iSuppli分析師王仁震表示:“之前MPEG1、MPEG2等編碼不斷改變。但現在,應用上基本是朝著(zhù)H.264方向或趨勢前進(jìn)。因此目前解碼或者是標準變化不是很快的前提下,ASIC的開(kāi)發(fā)負擔沒(méi)有那么大。”

        在通訊基帶領(lǐng)域,FPGA已取得了極大的成功。那么所謂的潛在市場(chǎng)能否成為ASIC維護尊嚴的最后一道防線(xiàn)呢?



關(guān)鍵詞: FPGA 40nm ASIC

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>