MIPS32 M4K處理器內核SRAM接口應用

　　微控制器環(huán)境要求在盡可能小的封裝里實(shí)現最多的通用I／O。存微控制器尺寸和成本的限制下，M4K內核內部不支持指令高速緩存(I-cache)或數據高速緩存(D-cache)的標準功能。但MIPS32 M4K內核所具有的一些特點(diǎn)使其非常適用于微控制器應用領(lǐng)域。這就涉及到本文重點(diǎn)討論的一個(gè)內容--SRAM接口，這是MIPS32 M4K內核的一個(gè)標準功能。

　　微控制器應用需要僅用最少的接口邏輯就可以在處理器內核和存儲系統之間實(shí)現緊密耦合。MIPS32M4K內核SRAM接口就是一個(gè)比較完美的解決方案。

　　M4K內核SRAM接口基本描述

　　M4K內核SRAM接口是M4K內核的通用高速存儲器接口。它可為指令存儲器和數據存儲器路徑提供低延遲接口，支持單周期和多周期存儲器存取。 必須指出，SRAM接口不能直接與外部存儲器件連接，若要實(shí)現外部存儲連接，需使用一個(gè)外部存儲控制器。必須使用固定映射表(FMT)和SRAM接口，以提供完整的存儲器控制邏輯。

　　雙模操作

　　SRAM接口的初始配置稱(chēng)為雙模。在這種模式下，指令和數據通道彼此隔離。數據有獨立的讀寫(xiě)總線(xiàn)(D-SRAM)，還有D-SRAM接口控制信號和一個(gè)獨立的指令側(I-SRAM)接口，以及其互補I-SRAM控制信號。

　　I-SRAM接口具有改變信號輸入方向的能力，需要時(shí)，可將D-SRAM讀周期改變到I側方向。這有助于改良的Harvard架構的實(shí)現，和非易失性數據在程序存儲器中的存儲。

　　雙模有助于I-SRAM和D-SRAM接口的同步處理，消除任何可能出現在公用總線(xiàn)接口上的延遲，防止其減緩程序的執行。在這個(gè)模式下，內核可達到1.5 DMIPS／MHz的標稱(chēng)性能。雙模結構如圖1所示。

　　標準模式

　　標準模式是標準接口的一個(gè)配置選項，在這種模式下，為了節省必須從內核發(fā)送的信號總數，I-SRAM和D-SRAM信號合并在一起。除了數據寫(xiě)總線(xiàn)外，D-SRAM接口是完全禁用的，所有數據讀周期都自動(dòng)改變方向，以使用I-SRAM讀總線(xiàn)。

　　在該模式中，內核的平均性能大概是1.2 DMIPS／MHz。然而，由SRAM接口內核暴露的活躍信號總數是122個(gè)，比雙模節省87個(gè)信號。減少接口使用的活躍信號數量，對于成本非常有限、總裸片面積比絕對性能更重要的設計來(lái)說(shuō)，是一種更經(jīng)濟有效的方式。

　　SRAM接口標準模式如圖2所示。

　　處理中斷

　　SRAM接口提供了中止指令處理的能力，這種能力可中止M4K內核5段流水線(xiàn)中任何指令處理。這有助于外部系統控制器立即響應外部事件，如中斷請求或通過(guò)EJTAG調試接口請求。在處理典型微控制器應用中高度確定性性質(zhì)時(shí)，快速響應外部中斷事件至關(guān)重要。

　　對接口信號連接有限的器件提供支持

　　M4K處理器內核可通過(guò)特定字節通道，對接口信號連接有限的存儲器件接口的能力進(jìn)行控制，可幫助M4K內核以連續字節讀取匯編32位字，然后在SRAM接口中進(jìn)行內部匯編。

　　這個(gè)功能通常用于接口外設的總線(xiàn)鎖存和總線(xiàn)停止的組合，如ADC。該類(lèi)型的混合信號器件通常不提供32位位寬的接口。

　　總線(xiàn)鎖存和總線(xiàn)停止

　　SRAM接口提供輸入控制信號，在外部存儲控制器禁用這個(gè)信號之前鎖住數據總線(xiàn)，以防止CPU進(jìn)一步寫(xiě)處理。由此，可不用擔心多線(xiàn)程存儲周期的損害。SRAM接口還提供控制信號，利于總線(xiàn)停止，使設計師將速度更慢的存儲器和外設連接到系統成為可能。這些器件可包括速度更慢的非易失性RAM和混合信號器件，在將請求的數據傳送到總線(xiàn)之前，它們需要更多的等待時(shí)間。

　　緩存關(guān)聯(lián)信號

　　雖然M4K內核不包含任何高速緩存，但仍能指明出現在地址總線(xiàn)上的當前存儲器地址是否可以進(jìn)行緩存。外部存儲控制器能夠利用這些狀態(tài)信號實(shí)現L2高速緩存結構。

　　M4K SRAM接口在微控制器領(lǐng)域的應用

　　利用上述這些功能，設計師們能夠對于微控制器系統環(huán)境中使用M4K SRAM接口的多種優(yōu)勢有所認識。

　　首先，緊密耦合的接口意味著(zhù)大多數處理任務(wù)是在單時(shí)鐘周期內完成的。除非當設計師執行總線(xiàn)停止時(shí)，需要考慮速度較慢的存儲器件的完成周期。而且，連接到該接口的控制邏輯必須只能處理指令和數據，以使整個(gè)邏輯設計不那么復雜。另外，可能還要鎖住總線(xiàn)，使原子處理的完成能夠不受排隊周期的影響。

　　固定映射表(FMT)可減少外部存儲控制器所需的邏輯和解碼量。除了存儲器映像外設，以及對微控制器可用的存儲器件絕對尺寸外，有源區都在定義的邊界之內。

　　在雙模操作下，指令提取路徑和數據讀／寫(xiě)路徑是獨立的。這些獨立的數據通道有助于存儲控制器邏輯優(yōu)化存儲器件的類(lèi)型和尺寸。

　　中止流水線(xiàn)中，任何處理的能力都有助于在調試環(huán)境中實(shí)現快速響應和精確的斷點(diǎn)控制。

　　基本上，L2緩存可以使用M4K內核的本地信號執行，從而簡(jiǎn)化L2緩存控制器。

　　MIPS32M4K內核SRAM接口為M4K內核提供了一種高速、易于使用和高度可配置的存儲器接口。除了指令和數據存儲器，它不包含額外的開(kāi)銷(xiāo)，如處理任何情況的協(xié)議或信號等，有助于芯片設計師用極少的外部邏輯實(shí)現M4K內核的最大性能。最終，這種能力代表著(zhù)以最低的成本實(shí)現更高性能的微控制器系統。