基于FPGA的LON網(wǎng)絡(luò )高速智能節點(diǎn)的設計

摘要：本文介紹了一種基于FPGA芯片的高速智能節點(diǎn)的硬件結構和軟件設計，旨在提高現在LON網(wǎng)絡(luò )的智能節點(diǎn)的處理能力和通用性。 

關(guān)鍵詞：FPGA  LON網(wǎng)絡(luò )  智能節點(diǎn)  通用  高速

　　1 概述

　　LonWorks現場(chǎng)總線(xiàn)（簡(jiǎn)稱(chēng)LON總線(xiàn)）是美國Echelon公司推出的局部操作網(wǎng)絡(luò )，為集散式監控系統提供了很強的實(shí)現手段，成為當今流行的現場(chǎng)總線(xiàn)技術(shù)之一?，F在的測控系統中，連接在現場(chǎng)總線(xiàn)網(wǎng)絡(luò )上的每一個(gè)節點(diǎn)，即傳感器、變送器、執行器等都不再是單功能的傳統儀表，而是具有數據采集、轉換、控制、計算、報警、診斷及數字通訊等功能的智能化設備（智能節點(diǎn)）連接在網(wǎng)絡(luò )上的各種智能現場(chǎng)設備共享總線(xiàn)信道，進(jìn)行數據和信息交換，相互協(xié)調工作組成一個(gè)完整的現場(chǎng)總線(xiàn)控制系統。LON總線(xiàn)技術(shù)使用開(kāi)放式的通信協(xié)議LonTalk，為設備之間交換控制狀態(tài)信息建立了一個(gè)通用標準并，在硬件芯片的支持下實(shí)現了實(shí)時(shí)性和接口的直觀(guān)、簡(jiǎn)潔的現場(chǎng)總線(xiàn)的應用要求。在LON總線(xiàn)技術(shù)中所有節點(diǎn)都包括一個(gè)用以實(shí)現通信管理、輸入、輸出和控制等功能的神經(jīng)元芯片（Neuron Chip）-- LON總線(xiàn)技術(shù)的核心，它不僅是LON總線(xiàn)的通信處理器，也是數據采集和控制的通用處理器，LON總線(xiàn)技術(shù)中所有網(wǎng)絡(luò )的操作實(shí)際上都是通過(guò)它來(lái)完成的。因此網(wǎng)絡(luò )中節點(diǎn)的設計是實(shí)現LON總線(xiàn)技術(shù)的一個(gè)關(guān)鍵所在。

　　2 智能節點(diǎn)開(kāi)發(fā)的一般方法

　　智能節點(diǎn)是控制網(wǎng)絡(luò )中分布在現場(chǎng)級的基本智能單元，主要用于接受和處理來(lái)自傳感器的輸入數據，執行通信和控制任務(wù)以及控制執行起操作等。智能節點(diǎn)中的核心技術(shù)是LONTALK協(xié)議和神經(jīng)元芯片。智能節點(diǎn)的開(kāi)發(fā)分為兩類(lèi)：一類(lèi)是利用神經(jīng)元芯片完成所有的工作（包括通信和用戶(hù)應用程序），節點(diǎn)中不再包含其他處理器。這類(lèi)智能節點(diǎn)成為基于神經(jīng)元芯片的節點(diǎn)。另一類(lèi)是只利用神經(jīng)元芯片完成通信工作，而用戶(hù)的應用程序由其他的處理器（如微處理器、微控制器或PC機來(lái)完成）這種智能節點(diǎn)成為基于主機的節點(diǎn)。

 (1) 以Neuron 芯片為核心的控制節點(diǎn)

　　圖1為以Neuron芯片為核心的控制節點(diǎn)的結構框圖。

　　神經(jīng)元芯片是一組復雜的VLSI器件，通過(guò)獨特的硬件固件相結合技術(shù)，使一個(gè)Neuron芯片幾乎包含一個(gè)現場(chǎng)節點(diǎn)的大部分功能若加上收發(fā)器就可以構成一個(gè)典型的現場(chǎng)控制節點(diǎn)。    

　　此設計方法由于Neuron芯片是8位總線(xiàn)，目前只支持最高主頻是10MHz，因此它能完成的功能也十分有限，對于一些復雜的控制如帶有PID算法的單回路多回路的控制就顯得力不從心。且其片載操作系統基于一種巡檢機制,不太適合于實(shí)時(shí)性很強的控制節點(diǎn)。

圖1 以Neuron芯片為核心的控制節點(diǎn)結構    

圖2 采用MIP結構的控制節點(diǎn)結構

 (2) 采用MIP結構的控制節點(diǎn)

　　圖2為Host Base結構的節點(diǎn)框圖。鑒于方法（1）的缺點(diǎn)，采用MIP結構是解決這一問(wèn)題的好辦法，將Neuron芯片作為通信協(xié)處理器，用高級主機（上位管理機）的資源來(lái)完成復雜的測控功能。

　　對于這種方法，由于高級主機（上位管理機）和各智能節點(diǎn)間，屬于多對一通信，當節點(diǎn)增多時(shí)，容易引起網(wǎng)絡(luò )的阻塞，且一旦發(fā)生網(wǎng)絡(luò )阻塞,網(wǎng)絡(luò )上的數據傳輸效率將顯著(zhù)降低。

　　此外，現有大多LON網(wǎng)絡(luò )的智能節點(diǎn)應用中，數據采集系統通常采用單片機或DSP(數字信號處理器)作為CPU,控制ADC（模/數轉換器）、存儲器和其他外圍電路的工作。但是單片機的時(shí)鐘頻率較低，難以適應高速數據采集系統的要求，而DSP雖然可以實(shí)現較高速的數據采集，但其速度提高的同時(shí)也提高了系統的成本。FPGA（現場(chǎng)可編程門(mén)陣列）有單片機和DSP無(wú)法比擬的優(yōu)勢：時(shí)鐘頻率高，內部時(shí)延??；全部控制邏輯由硬件完成，速度快，效率高；組成形式靈活，可以集成外圍控制、譯碼和接口電路。

　　3高速智能節點(diǎn)的設計

　　3.1高速智能節點(diǎn)的硬件系統結構設計

　　該高速智能節點(diǎn)是基于FPGA架構來(lái)設計的。FPGA是整個(gè)系統的控制中心和數據交換橋梁，而且能夠實(shí)現對底層的信號快速預處理，在很多信號處理系統中，底層的信號預處理算法要處理的數據量很大，對處理速度要求很高，但算法結構相對比較簡(jiǎn)單，適于用FPGA進(jìn)行硬件編程實(shí)現。

　　系統的原理框圖如圖3所示。

圖3 通用高速智能節點(diǎn)總體結構框圖

　　整個(gè)高速數據采集處理系統的主要硬件構成為：

　　1）ACEX1K系列EP1K30TC144-3：主處理器，是整個(gè)系統的控制中心和數據處理中心，特點(diǎn)是電路連接I/O口多，速度快；

　　2）AD9288：實(shí)現4路8位采樣，最高采樣頻率為100 MSPS，適合應用與高速信號測量?jì)x器；；

　　3）Neuron芯片：通信協(xié)處理器，負責通信功能

　　4）雙口RAM：主處理器與通信協(xié)處理器的接口，實(shí)現數據交換；

　　5）收發(fā)器FTT-10A：將數據傳遞至LON總線(xiàn)。

　　在控制臺發(fā)出采集指令或定時(shí)器的作用下，模擬輸入經(jīng)AD采樣進(jìn)入FPGA，經(jīng)過(guò)FPGA里的信號處理模塊和算法處理后存入RAM，經(jīng)Neuron芯片讀出至LON網(wǎng)絡(luò )。

　　3.2高速智能節點(diǎn)的軟件設計

　　軟件設計包括：數據采集和控制。

　　1）  數據采集軟件設計

　　數據采集當上位機發(fā)出采集數據指令后，通過(guò)網(wǎng)絡(luò )變量送到相應的節點(diǎn)，然后控制外部傳感器執行相應的數據采集指令，并將采集到的數據經(jīng) A/D 轉換送到神經(jīng)元芯片，再經(jīng)過(guò)網(wǎng)絡(luò )變量傳遞，經(jīng) LNS DDE 動(dòng)態(tài)數據連接傳遞給監控軟件，并進(jìn)行圖形化顯示給操作者。這一流程可以不斷循環(huán)進(jìn)行，直到滿(mǎn)足所有條件為止。這一部分的總體流程如圖4所示

圖4 采集程序的軟件流程圖


圖5 控制程序的軟件流程圖

　　數據采集部分核心軟件：本部分的主要功能是將采集到的模擬信號通過(guò)電平轉換、濾波及多路開(kāi)關(guān)后分成 8 路信號，再進(jìn)行 A/D 轉換變成數字量，經(jīng)過(guò)加工處理后，送至網(wǎng)絡(luò )數據庫，自動(dòng)改寫(xiě)其中的網(wǎng)絡(luò )變量的值。

　　2）控制軟件設計

　　控制軟件主要是負責對底層設備的控制。當控制中心在監控軟件下發(fā)出控制指令，經(jīng)DDE 傳遞給 LonWorks 網(wǎng)絡(luò )，通過(guò)網(wǎng)絡(luò )變量送到對應的節點(diǎn)，在經(jīng)過(guò) D/A轉換，底層設備接收后開(kāi)始數據采集，然后進(jìn)行檢測是否有下一個(gè)控制指令。這一流程也是可不斷循環(huán)直到滿(mǎn)足所有條件為止。這一部分的總體流程如圖5所示。

　　3.3 實(shí)驗結果

　　輸入一正弦波，周期為1s，得到如圖6示結果：

圖6 實(shí)驗結果

　　4 結束語(yǔ)

　　本設計成功的實(shí)現了利用FPGA芯片作為L(cháng)ON網(wǎng)絡(luò )智能節點(diǎn)的主處理器，并且采用雙口RAM實(shí)現了主處理器與NEURON芯片之間的數據傳遞。本系統適合大多數數據采集場(chǎng)合，能達到通用和高速的目的。

　　采用FPGA進(jìn)行設計可縮短開(kāi)發(fā)生產(chǎn)周期，而且現場(chǎng)靈活性好，它不但包括了MCU這一特點(diǎn)，而且可觸及硅片電路的物理界限，并兼有串、并行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點(diǎn)。因此，利用基于FPGA的LON網(wǎng)絡(luò )的高速智能節點(diǎn)的設計具有一定的實(shí)際意義和價(jià)值。

　　參考文獻

　　[1]牛國朋,等.一種基于FPGA和DSP的高性能PCI數據采集處理卡設計[J].微計算機信息，2006年11期:P137-139;

　　[2]萬(wàn)耀,等.基于FPGA多通道數據采集系統設計[J].微計算機信息, 2007年第2-2期:199-201;

　　[3]史雪飛.LonWorks 現場(chǎng)總線(xiàn)技術(shù)中關(guān)于節點(diǎn)的設計與應用[J].儀表技術(shù)與傳感器,2002,(4);

　　[4]梁阿磊,等.基于Lonworks網(wǎng)絡(luò )的多處理器智能節點(diǎn)設計[J].計算機研究與發(fā)展,2000年4月;